特許

J-GLOBAL ID：200903068838277925

連想メモリ装置およびそれを用いた可変長符号復号装置

発明者： 佐藤 尚和
出願人/特許権者： 三菱電機株式会社
代理人 (1件)： 深見 久郎 (外4名)
公報種別：公開公報
出願番号（国際出願番号）：特願平11-369606
公開番号（公開出願番号）：特開2001-184870
出願日： 1999年12月27日
公開日（公表日）： 2001年07月06日
要約：

【要約】【課題】 検索の対象となるキーワード長を可変に設定でき、可変長符号のデコードにも効率的に適用可能な連想メモリ装置を提供する。【解決手段】 タグアレイ13は、複数のタグデータを保持し、検索キーワードとの間で一致比較を実行する。タグアレイ13は、各タグデータに対応して設けられる一致比較回路15-0〜15-mを有する。各一致比較回路は、CMセルおよびCCセルを有する。各CMセルは、タグデータのうちの対応するビットを保持し、検索キーワードの対応するビットとの間で一致比較を実行する。各CCセルは、各CMセルの機能に加えて、比較条件入力線CL,CL/によって予め入力される制御条件信号を保持し、制御条件信号に応じて、対応するビットにおけるタグデータと検索キーワードとの間の不一致検出を無効とする。

請求項（抜粋）：

複数ビットを有する検索データの入力に応じてデータを出力する連想メモリ装置であって、各々が複数ビットを有する複数のタグデータを保持し、入力された前記検索データと前記複数のタグデータの各々との間において一致比較を行なうキーワード比較アレイを備え、前記キーワード比較アレイは、前記複数のタグデータに対応してそれぞれ設けられ、前記検索データと前記複数のタグデータのうちの対応する1つとを比較する複数の一致比較回路を含み、各複数の一致比較回路は、対応する前記タグデータのうちのnビット(n:0以上の整数)をそれぞれ保持し、各々が、保持するビットと前記検索データの対応するビットとの間で一致比較を実行するn個の比較機能付きメモリ部と、対応する前記タグデータのうちの前記nビットを除く残りのビットを構成する、少なくとも1ビットを有するm個(m:自然数)のビットグループのそれぞれに対応して設けられる、各々が、対応する前記ビットグループのデータおよび外部から予め与えられる比較条件信号を保持して、前記ビットグループのデータと前記検索データの対応するビットとの間で一致比較を実行するとともに、前記比較条件信号に応じて前記一致比較の結果を無効化することが可能であるm個の比較結果無効化機能付きメモリ部とを有し、前記キーワード比較アレイは、前記複数の一致比較回路に対応してそれぞれ設けられる、複数の一致検出信号線をさらに含み、各前記複数の一致検出信号線は、対応する前記一致比較回路に含まれる、一致比較の結果が無効化されたk個(k:0〜mの整数)を除く(m-k)個の前記比較結果無効化機能付きメモリ部および前記n個の比較機能付きメモリ部における、前記一致比較の結果に応じて電位レベルが定められ、各前記複数の一致検出信号線の電位レベルに応答して、前記検索データと一致した前記複数のタグデータのうちの1つに対応するデータを出力するデータ格納アレイをさらに備える、連想メモリ装置。

IPC (2件)：

G11C 15/04 631 ,  H03M 7/40

FI (2件)：

G11C 15/04 631 F ,  H03M 7/40

Fターム (10件)：

5J064AA02 ,  5J064BA09 ,  5J064BB05 ,  5J064BC01 ,  5J064BC02 ,  5J064BC14 ,  5J064BC19 ,  5J064BC25 ,  5J064BC29 ,  5J064BD01