特許
J-GLOBAL ID:200903068838816133

制御パルス発生回路

発明者:
出願人/特許権者:
代理人 (1件): 岩橋 文雄 (外2名)
公報種別:公開公報
出願番号(国際出願番号):特願平11-125796
公開番号(公開出願番号):特開2000-316103
出願日: 1999年05月06日
公開日(公表日): 2000年11月14日
要約:
【要約】【課題】 信号処理回路を直列多段構成した場合においても、デコード回路を簡略化し、各制御パルスのタイミング管理を容易にする。【解決手段】 信号処理回路内の入出力信号間の遅延量と、信号処理の際に必要な制御パルスの入出力間での遅延量を同一にすることで、常に入力信号と入力制御パルスが同位相になり、信号処理回路を直列に構成した場合でも回路規模の縮小化と制御パルスのタイミング管理の簡略化を行うことができる。
請求項(抜粋):
入力信号を各種信号処理する際に用いる制御パルス発生回路であって、前記入力信号と位相が同期したカウントアップ信号を発生するカウント信号発生手段と、前記カウントアップ信号をデコードして信号処理に必要な制御パルスを発生するデコード手段と、各種信号処理を行う信号処理手段とを具備することを特徴とする制御パルス発生回路。

前のページに戻る