特許

J-GLOBAL ID：200903068851131247

大記憶容量のための3-Dメモリ素子

発明者： ルン・ティー・トラン ,  トーマス・シー・アンソニー
出願人/特許権者： ヒューレット・パッカード・カンパニー
代理人 (1件)： 古谷 馨 (外3名)
公報種別：公開公報
出願番号（国際出願番号）：特願2002-317262
公開番号（公開出願番号）：特開2003-209222
出願日： 2002年10月31日
公開日（公表日）： 2003年07月25日
要約：

【要約】【課題】本発明の目的は、個別にメモリを積重して形成され、個々のメモリ層を選別し、除去することができる3次元大記憶容量ランダムアクセスメモリ素子を提供することである。【解決手段】ランダムアクセスメモリ素子(300)は、互いの上に積重された1つまたは複数のメモリアレイ(100)の面(200)を含む。各面は、分離して作られ、面内の各アレイの動作が別々に許可および禁止される場合がある。大容量メモリ素子(300)を作るため、メモリ面は、互いの上側、かつ能動回路面(390)の上側に積重される。そしてまたメモリ面は、能動回路面から分離して構成される場合がある。データバス(310)、アレイ選択バス(330)、そして面選択バス(340)は、各面上の側面コンタクトパッドを介して、メモリ面と能動回路面間の電気的接続を与える。

請求項（抜粋）：

メモリ面(200)であって、基板(110)と、該基板(110)上に形成される複数のアレイ選択線(150)と、前記基板(110)上に形成され、前記メモリ面(200)の動作を許可/禁止するように構成される面イネーブル回路(250)と、該面イネーブル回路(250)に電気的に接続される面選択線(270)と、前記基板(110)上に形成される1つあるいは複数のメモリアレイ(100)とを含み、少なくとも1つのメモリアレイ(100)は、前記基板(110)上に形成され、行方向に延在する1つあるいは複数の行導体(120)と、前記基板(110)上に形成され、列方向に延在する1つあるいは複数の列導体(130)であって、前記行導体(120)と前記列導体(130)との間の交差する各場所において交点が形成される、該列導体と、前記交点のうちの1つあるいは複数に形成されるメモリセル(140)と、前記メモリアレイ(100)の動作を許可/禁止するように構成され、前記複数のアレイ選択線(150)のうちの少なくとも1つに電気的に接続されるアレイイネーブル回路(170)とを含むメモリ面。

IPC (6件)：

H01L 27/10 495 ,  G11C 5/02 ,  H01L 25/065 ,  H01L 25/07 ,  H01L 25/18 ,  H01L 27/00 301

FI (4件)：

H01L 27/10 495 ,  G11C 5/02 ,  H01L 27/00 301 B ,  H01L 25/08 B

Fターム (3件)：

5F083GA10 ,  5F083HA02 ,  5F083ZA20

引用特許：

出願人引用 (4件)

• 米国特許出願第09/964,770号
  
• 米国特許出願第09/964,768号
  
• 米国特許出願第09/924,500号
  
• 米国特許出願第09/924,577号