特許
J-GLOBAL ID:200903068863479044
シリコン・オン・インシュレータ(SOI)・ドミノ回路内のバイポーラ除去方法および装置
発明者:
,
,
,
出願人/特許権者:
代理人 (1件):
坂口 博 (外1名)
公報種別:公表公報
出願番号(国際出願番号):特願2000-605308
公開番号(公開出願番号):特表2002-539628
出願日: 1999年08月27日
公開日(公表日): 2002年11月19日
要約:
【要約】【課題】 シリコン・オン・インシュレータ(SOI)ドミノ回路内のバイポーラ除去の方法および装置を提供すること。【解決手段】 シリコン・オン・インシュレータ(SOI)ドミノ回路内のバイポーラ除去装置は、ドミノ・シリコン・オン・インシュレータ(SOI)電界効果トランジスタ(402)を含む。入力は、ドミノ・シリコン・オン・インシュレータ(SOI)電界効果トランジスタ(402)に結合される。予放電用デバイスが、前記ドミノ・シリコン・オン・インシュレータ(SOI)電界効果トランジスタ(402)に結合される。予放電用デバイスは、ドミノ回路の予充電モード中に活動化されるので、SOI寄生バイポーラ・トランジスタは活動化されない。ダイナミック入力回路(300)が、入力をドミノ・シリコン・オン・インシュレータ(SOI)電界効果トランジスタ(402)に結合する。予充電モード中は、ダイナミック入力回路(300)の出力はLOWである。評価モード中は、ダイナミック入力回路(300)の出力は入力に対応する。ダイナミック入力回路(300)の出力は、予放電用デバイスの動作をゲート制御するために使用される。
請求項(抜粋):
シリコン・オン・インシュレータ(SOI)・ドミノ回路内のバイポーラ除去方法であって、 ドミノSOI電界効果トランジスタに結合された放電用デバイスを設けるステップと、 前記ドミノ回路の予充電モード中に前記放電用デバイスを活動化するステップとを含む方法。
IPC (5件):
H01L 21/8238
, H01L 27/08 331
, H01L 27/092
, H01L 29/786
, H03K 19/096
FI (4件):
H01L 27/08 331 E
, H03K 19/096 A
, H01L 27/08 321 L
, H01L 29/78 614
Fターム (22件):
5F048AA03
, 5F048AB03
, 5F048AB10
, 5F048AC04
, 5F048BA16
, 5F048BG05
, 5F110AA30
, 5F110BB04
, 5F110BB20
, 5F110CC02
, 5F110DD05
, 5F110DD13
, 5F110GG02
, 5J056AA03
, 5J056BB00
, 5J056CC00
, 5J056CC19
, 5J056CC20
, 5J056DD13
, 5J056DD29
, 5J056FF01
, 5J056KK02
前のページに戻る