特許

J-GLOBAL ID：200903068877506907

二重化制御装置

発明者： 十河 定俊
出願人/特許権者： 横河電機株式会社
公報種別：公開公報
出願番号（国際出願番号）：特願平11-053684
公開番号（公開出願番号）：特開2000-250880
出願日： 1999年03月02日
公開日（公表日）： 2000年09月14日
要約：

【要約】【課題】 冗長化制御部のイコライズによるアドレス不良のチェックが行える二重化制御装置を実現することを目的にする。【解決手段】 本発明は、メモリを有し、一方が制御側、他方が待機側となる第1,第2の制御部と、この第1,第2の制御部の内、制御側のメモリの内容を、第1,第2の制御部の内、待機側のメモリへイコライズする冗長化制御部とを具備する二重化制御装置に改良を加えたものである。本装置は、第1,第2の制御部の内、制御側のメモリに、連続したアドレスに一定パターンを書き込み、第1,第2の制御部の内、待機側のメモリの内容により、イコライズチェックを行うことを特徴とする装置である。

請求項（抜粋）：

メモリを有し、一方が制御側、他方が待機側となる第1,第2の制御部と、この第1,第2の制御部の内、制御側のメモリの内容を、第1,第2の制御部の内、待機側のメモリへイコライズする冗長化制御部とを具備する二重化制御装置において、前記第1,第2の制御部の内、制御側のメモリに、連続したアドレスに一定パターンを書き込み、第1,第2の制御部の内、待機側のメモリの内容により、イコライズチェックを行うことを特徴とする二重化制御装置。

IPC (2件)：

G06F 15/177 678 ,  G06F 15/16 640

FI (2件)：

G06F 15/177 678 B ,  G06F 15/16 640 J

Fターム (3件)：

5B045AA05 ,  5B045DD13 ,  5B045JJ22