特許
J-GLOBAL ID：200903068881844914
半導体装置の製造方法
発明者：
出願人/特許権者：
代理人 (1件)：
小鍜治 明 (外2名)
公報種別：公開公報
出願番号（国際出願番号）：特願平5-007246
公開番号（公開出願番号）：特開平6-216065
出願日： 1993年01月20日
公開日（公表日）： 1994年08月05日
要約：
【要約】【目的】 膜応力による半導体基板の反りを防ぎ、搬送が容易、かつ接合リークの発生を抑制した半導体装置の製造方法を得る。【構成】 半導体基板11に第1の金属膜13を堆積し(b)、半導体基板11の裏面に第1の金属膜13と基板に与える反りの方向、大きさが等しい第2の膜14を堆積する(c)。その後、第1の金属膜13をパターニングし(d)、最後に第2の金属膜14を除去する(e,f)。【効果】 本発明は、半導体基板にかかる応力がトータルでほぼ0となり、半導体基板の反りがなくなる。そのため、真空チャックを用いた装置での搬送困難、接合リークの増大といった問題を解消することができる。
請求項（抜粋）：
半導体基板に第1の膜を堆積する工程と、前記半導体基板の裏面に前記第1の膜と基板に与える反りの方向、大きさが等しい第2の膜を堆積する工程と、前記第1の膜をパターニングする工程と、その後第2の膜を除去する工程とを備えた半導体装置の製造方法。
IPC (3件)：
H01L 21/285
, H01L 21/285 301
, H01L 21/3205
