半導体装置

発明者： ,
出願人/特許権者：
代理人 (1件)：鈴江武彦
公報種別：公開公報
出願番号（国際出願番号）：特願平4-088693
公開番号（公開出願番号）：特開平5-291930
出願日： 1992年04月09日
公開日（公表日）： 1993年11月05日
要約：

【要約】【目的】この発明の目的は、配線のインダクタンスによる電圧変動を十分に抑制することである。【構成】出力バッファ(12)の入力端子(11)がハイレベルの場合、容量(26)はMOSFET(24)を介して充電され、MOSFET(14)を介して接地ライン(17)に流れる瞬時電流が減少される。このため、アンダーシュートを抑制できる。また、出力バッファ(12)の入力端子(11)がローレベルの場合に充電された容量(23)は、入力端子(11)がローレベルのとき、MOSFET(22)が導通すると放電され、負荷容量(18)に充電電流として流れる。したがって、MOSFET(13)を介して電源ライン(15)から負荷容量(18)に流れる瞬時電流を減少できるため、オーバーシュートを抑制できる。

請求項（抜粋）：

第1導電型のMOSFETの電流通路の一端が第1の電源ラインに接続され、この第1導電型のMOSFETの電流通路の他端が第2導電型のMOSFETの電流通路の一端に接続され、この第2導電型のMOSFETの電流通路の他端が第2の電源ラインに接続され、これら第1、第2導電型のMOSFETのゲートが入力端子とされ、第1、第2導電型のMOSFETの接続点が出力端子とされた出力バッファと、前記第1の電源ラインおよび前記出力バッファの出力端子の相互間に電流通路が接続され、入力端が前記出力バッファの入力端子に接続された第1のスイッチ回路と、この第1のスイッチ回路の出力端と前記第2の電源ラインの相互間に設けられ、前記出力バッファの入力端子がハイレベルの場合、前記第1のスイッチ回路を介して充電され、出力バッファの入力端子がローレベルの場合、前記第1のスイッチ回路を介して放電される第1の容量と、前記出力バッファの出力端子および前記第2の電源ラインの相互間に電流通路が接続され、入力端が前記出力バッファの入力端子に接続された第2のスイッチ回路と、この第2のスイッチ回路の出力端と前記第2の電源ラインの相互間に設けられ、前記出力バッファの入力端子がハイレベルの場合、前記第2のスイッチ回路を介して充電され、出力バッファの入力端子がローレベルの場合、前記第2のスイッチ回路を介して放電される第2の容量と、を具備したことを特徴とする半導体装置。

IPC (2件)：

H03K 19/0175 , H03K 19/0948

FI (2件)：

H03K 19/00 101 F , H03K 19/094 B

前のページに戻る