特許

J-GLOBAL ID：200903068899042254

マルチチップパッケージ

発明者： 吉川 武夫
出願人/特許権者： 日本電気株式会社
代理人 (1件)： 京本 直樹 (外2名)
公報種別：公開公報
出願番号（国際出願番号）：特願平3-319526
公開番号（公開出願番号）：特開平5-211276
出願日： 1991年12月04日
公開日（公表日）： 1993年08月20日
要約：

【要約】【目的】半導体集積回路パッケージを複数個同一基板に実装するマルチチップパッケージにおいて、マルチチップパッケージのサイズ縮少と高速信号伝送における電源雑音の改善を目的とする。【構成】半導体集積回路パッケージ1を搭載するフレキシブル基板3より成る半導体集積回路パッケージ構造体12が複数個マルチチップパッケージ基板13するマルチチップパッケージ16において、フレキシブル基板3の裏面にある電源用接続端子とグランド用接続端子の間にバイパスコンデンサ10を直接半田付けして実装する。

請求項（抜粋）：

パッケージ裏面に格子状に配置された第1の接続端子群を有する半導体集積回路パッケージと、前記第1の接続端子群に対応し基板の裏面まで貫通する第2の接続端子群と基板の四辺に配置され基板の裏面まで貫通する第3の接続端子群と前記第2の接続端子群と前記第3の接続端子群とをそれぞれ接続するパターンとを有するフレキシブル基板と、複数の前記第3の接続端子群に対応して設けられた複数の第4の接続端子群を有するマルチチップパッケージ基板とを備え、前記第1の接続端子群と前記第2の接続端子群とをそれぞれ直接接続することにより前記半導体集積回路パッケージを前記フレキシブル基板に実装し、前記第3の接続端子群を前記第4の接続端子群とをそれぞれ直接接続することにより前記半導体集積回路パッケージを実装した前記フレキシブル基板を複数個前記マルチチップパッケージ基板に実装するマルチチップパッケージにおいて、前記マルチチップ基板と前記フレキシブル基板との間に間隙を設け、この間隙に前記フレキシブル基板の裏面側に貫通した前記第2の接続端子群の電源端子とグランド端子との間に接続されたバイパスコンデンサを備えることを特徴とするマルチチップパッケージ。