特許
J-GLOBAL ID:200903068929497430
半導体装置及びその製造方法
発明者:
,
,
出願人/特許権者:
代理人 (1件):
小鍜治 明 (外2名)
公報種別:公開公報
出願番号(国際出願番号):特願平4-279875
公開番号(公開出願番号):特開平5-198686
出願日: 1992年10月19日
公開日(公表日): 1993年08月06日
要約:
【要約】【目的】 NMOS、PMOS分離間隔を拡げることなく、N型多結晶シリコン配線とP型多結晶シリコン配線を接続する。【構成】 NMOS、PMOS間の分離領域4上でN型多結晶シリコン配線9とP型多結晶シリコン配線12を切り離し、両多結晶シリコン配線双方に跨るコンタクト孔を16開口し、このコンタクト孔16内で金属配線17を用いて両者を接続する。【効果】 工程数を増やすことなく、不純物の相互拡散によるトランジスタ特性の変動を防止し、集積化されたデュアルゲートのデバイスを実現することができる。
請求項(抜粋):
N型ゲート電極配線及びソース、ドレイン拡散層を有したN型MOSトランジスタと、前記N型ゲート電極配線と分離するP型ゲート電極配線及びソース、ドレイン拡散層を有したP型MOSトランジスタと、前記N型ゲート電極配線と前記P型ゲート電極配線双方に跨って開口されたコンタクト孔と、前記コンタクト孔内で前記N型ゲート電極配線及び前記P型ゲート電極配線に接続された金属配線とを具備した半導体装置。
IPC (3件):
H01L 21/90
, H01L 21/28 301
, H01L 27/092
引用特許:
審査官引用 (3件)
-
特開平3-203366
-
特開平2-239656
-
特開平2-226746
前のページに戻る