特許
J-GLOBAL ID：200903068940122618
プロセッサのページ越処理方式
発明者：
出願人/特許権者：
代理人 (1件)：
村田 幹雄
公報種別：公開公報
出願番号（国際出願番号）：特願平3-360126
公開番号（公開出願番号）：特開平5-181674
出願日： 1991年12月27日
公開日（公表日）： 1993年07月23日
要約：
【要約】【目的】 命令先取りでのページ越え発生時に、ページを越えたアドレスを求める為の処理時間のロスを低減することを目的とする。【構成】 論理ページ番号部2出力に“1”を加算するページ番号加算器14と、論理ページ番号部2出力とページ番号加算器14出力とをページ越発生の有無により切り換えるTLBアドレス選択回路15と、TLBアドレス選択回路15の出力としてページ番号加算器14を選択した場合に、TLBデータ部6出力を格納するページ越アドレスレジスタ16と、データ部6とページ越アドレスレジスタ16とをページ越の有無により選択する物理ページ番号選択回路17とを備えている。
請求項（抜粋）：
命令先取アドレスを計算する為のアドレス加算器と、前記アドレス加算器の出力中論理ページ部分を格納する論理ページ番号および前記アドレス加算器の出力中ページ内アドレスを格納するページ内アドレス部よりなる実効アドレスレジスタと、物理アドレスが格納されているデータ部および論理アドレスを物理アドレスに変換する為の情報が格納されているキー部により成り、前記論理ページ番号部の出力をアドレス入力とするTLBと、前記データ部の出力を格納する命令アドレスレジスタ中の物理ページ番号部と、前記ページ内アドレス部出力および前記命令アドレスレジスタ中物理ページ内アドレスを格納する物理ページ内アドレス部と、前記物理ページ内アドレス部の出力を命令取出単位である“n”(nは自然数)ずつ加算する為のページ内アドレス加算器と、前記ページ内アドレス加算器出力および前記ページ内アドレス部の出力を取出し命令がページ境界を越えるページ越の有無により選択するページ内アドレス選択回路と、ページ内アドレス加算器の出力の値により次のアクセスでページ越を検出するページ越検出回路とを有したプロセッサにおいて、前記実効アドレスレジスタ内の論理ページ番号部の出力に“1”を加算するページ番号加算器と、前記論理ページ番号部の出力および前記ページ番号加算器の出力をページ越発生の有無により切り換えるTLBアドレス選択回路と、前記TLBアドレス選択回路の出力として前記ページ番号加算器の出力を選択した場合に前記TLBデータ部の出力を格納するページ越アドレスレジスタと、前記データ部と前記ページ越アドレスレジスタとをページ越の有無により選択する物理ページ番号選択回路とを備えたことを特徴とするプロセッサのページ越処理方式。
IPC (3件)：
G06F 9/38 310
, G06F 9/34
, G06F 12/10
