特許
J-GLOBAL ID：200903068947860924
チップキャリアとその製造方法および素子のマウント方法
発明者：
出願人/特許権者：
代理人 (1件)：
京本 直樹 (外2名)
公報種別：公開公報
出願番号（国際出願番号）：特願平7-204144
公開番号（公開出願番号）：特開平9-051053
出願日： 1995年08月10日
公開日（公表日）： 1997年02月18日
要約：
【要約】【課題】 側面にも電極が形成され、かつ微小な素子を搭載するチップキャリアを効率よく製造できる構成およびその製造方法を提供し、またこのチップキャリアに効率的に素子をマウントする方法を提供する。【解決手段】 基板上に直線状に形成された複数組の電極層5、6と、前記基板に直線状に形成された複数個のスルーホール3、4を備え、前記スルーホール内側面には導体層が形成され、前記複数個のスルーホールは前記複数組の電極層と接して配置され、前記電極層と導体層とは接続している構成と、この構成から1素子に相当する部分に切断した構成である。製造方法は、基板にスルーホールを形成、その内部への導体層の形成、素子搭載電極の形成の各工程を備えている。素子のマウントはこれら工程の後続けて行い、その後1素子に対応する部分に切断する。
請求項（抜粋）：
基板と、前記基板上に直線状に形成された複数組の電極層と、前記基板に直線状に形成された複数個のスルーホールを備え、前記スルーホール内側面には導体層が形成され、前記複数個のスルーホールは前記複数組の電極層と接して配置されており、前記電極層と導体層とは接続していることを特徴とするチップキャリア。
IPC (2件)：
FI (3件)：
H01L 23/12 F
, H01L 23/12 Q
, H01L 31/02 B
