特許
J-GLOBAL ID：200903068956586118
フラッシュメモリの管理方法及び装置
発明者：
,
出願人/特許権者：
代理人 (2件)：
井島 藤治
, 鮫島 信重
公報種別：公開公報
出願番号（国際出願番号）：特願2005-351608
公開番号（公開出願番号）：特開2007-156862
出願日： 2005年12月06日
公開日（公表日）： 2007年06月21日
要約：
【課題】本発明はフラッシュメモリの管理方法及び装置に関し、フラッシュメモリの寿命を長くすることができるフラッシュメモリの管理方法及び装置を提供することを目的としている。【解決手段】フラッシュメモリを用いた機器のフラッシュメモリの使用限界をチェックするフラッシュメモリの管理装置において、セクタ消去を行なう消去制御レジスタ12と、データ書き込みを行なう書込制御レジスタ13と、セクタ単位の消去・書込時間を測定する消去・書込時間レジスタ14と、予め設定しておいた許容時間と測定時間とを比較する消去・書込時間チェック部15と、消去・書込時間の許容時間として予め設定しておく許容時間レジスタ16,17と、前記消去・書込時間チェック部15にて判定した内容を反映させる許容時間マップ18,19とを用いてフラッシュメモリの全セクタの使用状況を管理するように構成する。【選択図】図4
請求項（抜粋）：
セクタ毎に消去/書込の許容状況を示す許容時間マップを設けておき、
該マップは、許容時間をオーバーしたものをフラグ“1”に、許容時間以内のものをフラグ“0”にして管理し、
先ず、第1の許容時間を設定し、該許容時間における各セクタのフラグがオール“1”になるまでセクタを切り替えながら使用し、
全てのセクタがオール“1”になったら、第2の許容時間を設定して、全てのセクタのフラグがオール“1”になるまでセクタを切り替えながら使用する、
という工程を繰り返すことを特徴とするフラッシュメモリの管理方法。
IPC (3件)：
G06F 12/16
, G06F 12/02
, G06F 12/00
G06F12/16 310A
, G06F12/02 510A
, G06F12/00 597U
5B018GA04
, 5B018HA31
, 5B018NA06
, 5B060AA06
, 5B060AA14
, 5B060AB26
出願人引用 (1件)
-
半導体メモリ装置
公報種別：公開公報
出願番号：特願平8-244832
出願人：三洋電機株式会社, 鳥取三洋電機株式会社
審査官引用 (2件)
前のページに戻る
