特許
J-GLOBAL ID:200903068957731227

半導体装置およびその使用方法

発明者:
出願人/特許権者:
代理人 (1件): 竹村 壽
公報種別:公開公報
出願番号(国際出願番号):特願平3-198282
公開番号(公開出願番号):特開平5-021730
出願日: 1991年07月15日
公開日(公表日): 1993年01月29日
要約:
【要約】【目的】 電源電圧が低下してもMOSトランジスタを流れるドレイン電流を多く得る事のできる新しい構造の半導体装置を提供する。【構成】 半導体基板1の表面領域に、この基板の表面からの深さが1.5μm以下である拡散領域2が形成されており、この領域内にMOSトランジスタを設けている。この領域を浅くしたので、基板と領域間の逆バイアス容量とチャネルの空乏層容量を制御する。
請求項(抜粋):
第1導電型の半導体基板と、前記半導体基板の表面領域に形成されており、この半導体基板の表面からの深さが1.5μm以下である第2導電型の拡散領域と、前記拡散領域内に形成されたMOS型電界効果トランジスタとを備えていることを特徴とする半導体装置。

前のページに戻る