半導体装置、画像表示装置、半導体装置の製造方法、及び画像表示装置の製造方法

発明者： , , , ,
出願人/特許権者：
代理人 (1件)：井桁貞一
公報種別：公開公報
出願番号（国際出願番号）：特願平10-371901
公開番号（公開出願番号）：特開2000-196096
出願日： 1998年12月28日
公開日（公表日）： 2000年07月14日
要約：

【要約】【課題】 CMOS-TFTを構成するp型及びn型TFTの各しきい値電圧を独立に効率良く(最小限のフォトリソグラフィーで)高精度に制御する。【解決手段】 CMOS-TFTを製造するに際して、しきい値電圧(Vthp ,Vthn )制御として極低濃度にp型不純物(B:ボロン)の非選択的添加(p型及びn型TFTの双方に添加)及び選択的添加(n型TFTのみに添加)を連続的に行なう。具体的には、当初図4(a)のようにId -Vg 特性がp型及びn型TFT共に負シフトした状態から、非選択的添加により図4(b)のようにp型及びn型TFT共に正シフトさせてVthp を先ず仕様値とし、続いて選択的添加によりn型TFTのみ正シフトさせてVthn を仕様値に調整する。

請求項（抜粋）：

p型及びn型の各薄膜トランジスタが形成されてなるCMOS型の半導体装置の製造方法において、動作半導体層となる薄膜の前記p型及びn型の薄膜トランジスタとなる領域を含む全体に、非選択的にp型不純物を添加する工程と、前記薄膜の前記n型の薄膜トランジスタとなる領域のみに、選択的にp型不純物を前記非選択的添加に比して高濃度となるように添加する工程と、前記薄膜を熱処理して添加されたp型不純物を活性化する工程とを含み、前記非選択的添加及び前記選択的添加により、前記p型及びn型薄膜トランジスタのしきい値電圧をそれぞれ独立に設定することを特徴とする半導体装置の製造方法。

IPC (4件)：

H01L 29/786 , G02F 1/136 500 , H01L 21/8238 , H01L 27/092

FI (4件)：

H01L 29/78 613 A , G02F 1/136 500 , H01L 27/08 321 D , H01L 29/78 618 F

Fターム (52件)：

2H092JA24 , 2H092KA02 , 2H092KA04 , 2H092KA05 , 2H092KA10 , 2H092MA08 , 2H092MA27 , 2H092MA30 , 2H092NA21 , 2H092NA25 , 2H092NA27 , 5F048AB04 , 5F048AB05 , 5F048AC04 , 5F048BA09 , 5F048DA18 , 5F110AA08 , 5F110BB01 , 5F110BB04 , 5F110CC02 , 5F110CC08 , 5F110DD02 , 5F110DD13 , 5F110DD24 , 5F110EE03 , 5F110EE06 , 5F110EE44 , 5F110FF02 , 5F110FF03 , 5F110FF09 , 5F110FF30 , 5F110FF32 , 5F110GG02 , 5F110GG13 , 5F110GG22 , 5F110GG32 , 5F110GG34 , 5F110GG45 , 5F110GG51 , 5F110HJ01 , 5F110HJ04 , 5F110HJ18 , 5F110HL02 , 5F110HL23 , 5F110HM15 , 5F110NN03 , 5F110NN12 , 5F110NN23 , 5F110NN24 , 5F110NN72 , 5F110PP03 , 5F110QQ05

前のページに戻る