特許
J-GLOBAL ID:200903068984315731
半導体装置および半導体記憶装置
発明者:
,
,
,
出願人/特許権者:
代理人 (1件):
鈴江 武彦 (外6名)
公報種別:公開公報
出願番号(国際出願番号):特願平10-258602
公開番号(公開出願番号):特開2000-091545
出願日: 1998年09月11日
公開日(公表日): 2000年03月31日
要約:
【要約】【課題】本発明は、素子間分離にSTI構造を採用する不揮発性半導体記憶装置において、ソース領域をより確実に接続できるようにすることを最も主要な特徴とする。【解決手段】たとえば、P型シリコン基板11の表面部に、浅い第一の埋め込み素子分離絶縁膜22と、この第一の埋め込み素子分離絶縁膜22よりも深い、第二の埋め込み素子分離絶縁膜23とからなる素子分離領域24を形成する。そして、第一の埋め込み素子分離絶縁膜22を除去した後に、その底部とメモリセルトランジスタのソース領域とに不純物をイオン注入する。こうして、第一の埋め込み素子分離絶縁膜22のアスペクト比を下げ、トレンチ溝の側壁部分に対しても十分に拡散層を形成できるようにすることで、ソース線SLとなる、連続したN+ 型ソース領域19の形成を可能とする構成となっている。
請求項(抜粋):
半導体基板内に、第一の深さを有する第一のトレンチにより形成される素子分離領域、および、この第一のトレンチよりも深い、第二の深さを有する第二のトレンチにより形成される素子分離領域を具備してなり、前記第一のトレンチは、その深さが、前記半導体基板の素子領域内に形成される拡散層の深さ以下であることを特徴とする半導体装置。
IPC (5件):
H01L 27/115
, H01L 21/76
, H01L 21/8247
, H01L 29/788
, H01L 29/792
FI (3件):
H01L 27/10 434
, H01L 21/76 L
, H01L 29/78 371
Fターム (29件):
5F001AA04
, 5F001AA25
, 5F001AA34
, 5F001AA43
, 5F001AA63
, 5F001AB04
, 5F001AB08
, 5F001AD17
, 5F001AD18
, 5F001AD19
, 5F001AD23
, 5F001AD60
, 5F001AF10
, 5F032AA34
, 5F032AA35
, 5F032DA33
, 5F083EP09
, 5F083EP23
, 5F083EP55
, 5F083EP56
, 5F083EP64
, 5F083EP68
, 5F083JA04
, 5F083JA33
, 5F083MA06
, 5F083MA20
, 5F083NA01
, 5F083PR37
, 5F083PR40
前のページに戻る