特許

J-GLOBAL ID：200903068984545206

半導体素子の電荷蓄積用キャパシタ及びその製造方法

発明者： 藤巻 浩和
出願人/特許権者： 沖電気工業株式会社
代理人 (1件)： 清水 守 (外1名)
公報種別：公開公報
出願番号（国際出願番号）：特願平7-161658
公開番号（公開出願番号）：特開平9-017969
出願日： 1995年06月28日
公開日（公表日）： 1997年01月17日
要約：

【要約】【目的】 電極の表面積を広げることができ、電気容量の大きい半導体素子の電荷蓄積用キャパシタ及びその製造方法を提供する。【構成】 トレンチ(縦溝)105を中心にした半導体ウエハ内部に形成される等方的に広がる円形の酸化膜領域がエッチング除去されたキャパシタ部C1を形成する。

請求項（抜粋）：

半導体素子の電荷蓄積用キャパシタにおいて、シリコン基板上にシリコン酸化膜とシリコン層が形成される3層構造のウエハに前記シリコン層に前記シリコン酸化膜に貫通する縦溝が形成されるとともに、該縦溝に連通するように前記シリコン酸化膜が等方的にエッチングされた横溝を有し、これらの表面に形成される酸化膜と、該酸化膜上に形成される下部電極膜と、該下部電極膜上に形成されるキャパシタ誘電体膜と、該キャパシタ誘電体膜に接するとともに、前記溝を埋めるように設けられる上部電極とを具備することを特徴とする半導体素子の電荷蓄積用キャパシタ。

IPC (5件)：

H01L 27/108 ,  H01L 21/8242 ,  H01L 21/265 ,  H01L 27/04 ,  H01L 21/822

FI (4件)：

H01L 27/10 625 Z ,  H01L 21/265 J ,  H01L 27/04 C ,  H01L 27/10 625 C