特許

J-GLOBAL ID：200903068998483424

電界効果トランジスタ用駆動回路

発明者： 村田 典隆
出願人/特許権者： 沖電気工業株式会社
代理人 (1件)： 柿本 恭成
公報種別：公開公報
出願番号（国際出願番号）：特願平11-258489
公開番号（公開出願番号）：特開2001-085982
出願日： 1999年09月13日
公開日（公表日）： 2001年03月30日
要約：

【要約】【課題】 低消費電力で伝搬遅延及び雑音発生の少ないMOSFET用駆動回路を提供する。【解決手段】 入力電圧VIは、レベルシフト回路10で電源電圧VCC側にシフトされ、振幅が制限されてノードN1から出力される。更に入力電圧VIは、振幅制限回路20で振幅が制限されてノードN2から出力される。ノードN1,N2の電圧で、PNP31とNPN32が相補的にオン/オフ制御され、出力端子OUTに接続されたMOSFETが駆動される。PNP31とNPN32の制御電圧の振幅が制限されるので、これらが同時にオン状態にはならず貫通電流は生じない。また、レベルシフト回路10と振幅制限回路20は受動素子のみで構成されているので、伝搬遅延等の特性劣化がなく低消費電力で雑音発生の少ない駆動回路が得られる。

請求項（抜粋）：

入力信号を第1のノードに伝達する第1のキャパシタ、及び該第1のノードと第1の電源電位との間に接続されて該第1のノードに伝達された該入力信号の振幅を制限して電位を該第1の電源電位側にシフトする第1の抵抗またはダイオードを有するレベルシフト手段と、前記入力信号を第2のノードに伝達する第2のキャパシタ、及び該第2のノードと第2の電源電位との間に接続されて該第2のノードに伝達された該入力信号の振幅を制限する第2の抵抗またはダイオードを有する振幅制限手段と、絶縁ゲート型の電界効果トランジスタが負荷として接続される出力ノードと前記第1の電源電位と間に接続され、前記第1のノードの電圧によって導通状態が制御される第1のスイッチ手段と、前記出力ノードと前記第2の電源電位との間に接続され、前記第2のノードの電圧によって前記第1のスイッチ手段と相補的に導通状態が制御される第2のスイッチ手段とを、備えたことを特徴とする電界効果トランジスタ用駆動回路。

IPC (6件)：

H03K 17/16 ,  H03K 5/02 ,  H03K 17/687 ,  H03K 19/0175 ,  H03K 19/082 ,  H03K 19/0944

FI (6件)：

H03K 17/16 J ,  H03K 5/02 L ,  H03K 19/082 ,  H03K 17/687 F ,  H03K 19/00 101 F ,  H03K 19/094 A

Fターム (45件)：

5J039AA04 ,  5J039CC02 ,  5J039CC04 ,  5J039KK34 ,  5J039MM04 ,  5J055AX27 ,  5J055AX54 ,  5J055AX64 ,  5J055BX16 ,  5J055CX24 ,  5J055DX03 ,  5J055DX22 ,  5J055DX56 ,  5J055DX72 ,  5J055DX83 ,  5J055EX01 ,  5J055EX06 ,  5J055EX07 ,  5J055EY01 ,  5J055EY10 ,  5J055EY12 ,  5J055EY17 ,  5J055EY21 ,  5J055EZ07 ,  5J055EZ16 ,  5J055EZ20 ,  5J055FX12 ,  5J055FX17 ,  5J055FX35 ,  5J055GX01 ,  5J055GX04 ,  5J056AA05 ,  5J056AA11 ,  5J056BB17 ,  5J056BB19 ,  5J056CC12 ,  5J056CC21 ,  5J056DD02 ,  5J056DD13 ,  5J056DD25 ,  5J056DD29 ,  5J056DD51 ,  5J056DD55 ,  5J056FF08 ,  5J056KK01