特許

J-GLOBAL ID：200903069006206846

半導体装置の製造方法

発明者： 佐瀬 泰規
出願人/特許権者： セイコーエプソン株式会社
代理人 (1件)： 鈴木 喜三郎 (外1名)
公報種別：公開公報
出願番号（国際出願番号）：特願平4-175380
公開番号（公開出願番号）：特開平6-021094
出願日： 1992年07月02日
公開日（公表日）： 1994年01月28日
要約：

【要約】【目的】チャネルドープ層の不純物プロファイルを広げないで、さらには、チャネルドープイオン注入後の洗浄工程での汚染からゲート酸化膜を保護する半導体装置の製造方法を提供する。【構成】a)ゲート絶縁膜を形成する工程と、b)ゲート電極とする為の第1のポリシリコン膜を形成する工程と、c)MOS形トランジスタのしきい値電圧を調整するためのイオン注入をゲート電極膜を透過させてイオン注入する工程と、d)第2のポリシリコン膜若しくはシリサイド膜を、第1のポリシリコン膜の上に形成する工程と、e)フォトリソグフィー・エッチングによりゲート電極膜を加工してゲート電極を形成する工程と、から成ることを特徴とする半導体装置の製造方法。

請求項（抜粋）：

MOS形半導体装置の製造方法として、a)ゲート絶縁膜を形成する工程と、b)ゲート電極とする為の第1のポリシリコン膜を形成する工程と、c)MOS形トランジスタのしきい値電圧を調整するためのイオン注入をゲート電極膜を透過させてイオン注入する工程と、d)第2のポリシリコン膜を、第1のポリシリコン膜の上に形成する工程と、e)フォトリソグフィー・エッチングによりゲート電極膜を加工してゲート電極を形成する工程と、から成ることを特徴とする半導体装置の製造方法。

IPC (2件)：

H01L 21/336 ,  H01L 29/784

引用特許：

審査官引用 (4件)

• 特開昭62-277770
  
• 特開昭61-220451
  
• 特開平4-162675
  
• 特開平2-039472