特許

J-GLOBAL ID：200903069042903650

半導体装置の製造方法

発明者： 芳賀 泰
出願人/特許権者： セイコーエプソン株式会社
代理人 (1件)： 鈴木 喜三郎 (外1名)
公報種別：公開公報
出願番号（国際出願番号）：特願平4-167848
公開番号（公開出願番号）：特開平6-013346
出願日： 1992年06月25日
公開日（公表日）： 1994年01月21日
要約：

【要約】【目的】反応性を用いないスパッタエッチングにおいて、微細化を妨げることなく被エッチング膜のレジスト側壁への再付着による側壁析出膜のないエッチング形状を得る。【構成】反応性を用いないスパッタエッチングにおいて、被エッチング膜上に形成された段差の内側にマスク材としてのフォトレジスト層を形成してエッチングする工程と、前記フォトレジストを露光現像後、180〜200°Cの温度でベークする工程と、反応性を用いないスパッタエッチング工程とを含むことを特徴とする半導体装置の製造方法。

請求項（抜粋）：

反応性を用いないスパッタエッチングにおいて、被エッチング膜上に形成された段差の内側にマスク材としてのフォトレジスト層を形成してエッチングする工程と、前記フォトレジストを露光現像後、180〜200°Cの温度でベークする工程と、反応性を用いないスパッタエッチング工程とを含むことを特徴とする半導体装置の製造方法。

IPC (3件)：

H01L 21/302 ,  H01L 27/04 ,  H01L 27/108