特許
J-GLOBAL ID:200903069054454932

液晶表示装置

発明者:
出願人/特許権者:
代理人 (1件): 森岡 正樹
公報種別:公開公報
出願番号(国際出願番号):特願2005-094896
公開番号(公開出願番号):特開2006-276411
出願日: 2005年03月29日
公開日(公表日): 2006年10月12日
要約:
【課題】本発明は液晶表示装置に関し、良好な表示特性の得られる液晶表示装置を提供することを目的とする。【解決手段】n本目のゲートバスラインに接続されたゲート電極とドレインバスラインに接続されたドレイン電極とをそれぞれ備えた第1及び第2のTFTと、第1のTFTのソース電極に接続された第1の画素電極と、第2のTFTのソース電極に接続された第2の画素電極と、(n+1)本目のゲートバスラインに接続されたゲート電極と第2の画素電極に接続されたソース電極とを備えた第3のTFTと、第1及び第2の画素電極と同層に形成され第3のTFTのドレイン電極23aに接続されたバッファ容量電極60と、蓄積容量バスラインに接続されたバッファ容量電極28とを備え、ドレイン電極23aと蓄積容量バスラインとの間を容量結合するバッファ容量部34とを有するように構成する。【選択図】図8
請求項(抜粋):
対向配置された一対の基板と、 前記基板間に封止された液晶層と、 一方の前記基板上に互いに並列して形成された複数のゲートバスラインと、 前記複数のゲートバスラインに絶縁膜を介して交差して形成された複数のドレインバスラインと、 前記ゲートバスラインに並列して形成された複数の蓄積容量バスラインと、 n本目の前記ゲートバスラインに電気的に接続されたゲート電極と、前記ドレインバスラインに電気的に接続されたドレイン電極とをそれぞれ備えた第1及び第2のトランジスタと、 前記第1のトランジスタのソース電極に電気的に接続された第1の画素電極と、 前記第2のトランジスタのソース電極に電気的に接続され、前記第1の画素電極から分離された第2の画素電極と、 前記第1の画素電極が形成された第1の副画素と、前記第2の画素電極が形成された第2の副画素とを少なくとも備えた画素領域と、 (n+1)本目の前記ゲートバスラインに電気的に接続されたゲート電極と、前記第2の画素電極に接続されたソース電極と、前記蓄積容量バスラインに接続されたドレイン電極とを備えた第3のトランジスタと、 前記第3のトランジスタのドレイン電極と前記蓄積容量バスラインとの間、又は前記第3のトランジスタのソース電極と前記第2の画素電極との間のいずれか一方を容量結合するバッファ容量部と を有することを特徴とする液晶表示装置。
IPC (3件):
G02F 1/136 ,  H01L 29/786 ,  H01L 21/336
FI (2件):
G02F1/1368 ,  H01L29/78 612Z
Fターム (22件):
2H092GA11 ,  2H092JA24 ,  2H092JA34 ,  2H092JA37 ,  2H092JA41 ,  2H092JB31 ,  2H092NA01 ,  2H092PA01 ,  2H092PA03 ,  2H092PA12 ,  5F110AA30 ,  5F110BB01 ,  5F110CC07 ,  5F110DD02 ,  5F110FF03 ,  5F110HK08 ,  5F110HK21 ,  5F110NN02 ,  5F110NN12 ,  5F110NN24 ,  5F110NN72 ,  5F110NN73
引用特許:
出願人引用 (5件)
  • 特開平2-12号公報
  • 米国特許第4840460号明細書
  • 特許第3076938号公報
全件表示

前のページに戻る