特許
J-GLOBAL ID：200903069059330557
半導体装置およびその製造方法
発明者：
,
,
出願人/特許権者：
代理人 (1件)：
小川 勝男
公報種別：公開公報
出願番号（国際出願番号）：特願平6-301815
公開番号（公開出願番号）：特開平8-162632
出願日： 1994年12月06日
公開日（公表日）： 1996年06月21日
要約：
【要約】【目的】サリサイド化によるブリッジングを精度良く防止した高性能の半導体装置およびその製造方法を提供する。【構成】ゲートパターン側壁に酸化膜スペーサ400を有するトランジスタで、ソース,ドレイン拡散層電極220上にタングステン層500を選択的に堆積後、第2スペーサ700を設け、ゲートパターンの最下層を残して加工してゲート電極300とソース,ドレイン拡散層電極220上に膜厚の異なるタングステン層500を得る。
請求項（抜粋）：
半導体基板上に絶縁膜を介して設けられたゲート電極,基板の導電型と異なる導電型を有する不純物拡散層をソース及びドレイン電極とする絶縁ゲート型電界効果トランジスタにおいて、前記ソース及びドレイン電極部に選択的に堆積あるいは成長させた第1の材料により、前記ソース及びドレイン電極部と前記ゲート電極を分離し、前記ゲート電極膜厚を任意に設定可能としたことを特徴とする半導体装置。
IPC (2件)：
FI (3件)：
H01L 29/78 301 G
, H01L 29/78 301 P
, H01L 29/78 301 X
