特許
J-GLOBAL ID：200903069060528557
インターフェイス集積回路装置
発明者：
出願人/特許権者：
代理人 (1件)：
竹村 壽
公報種別：公開公報
出願番号（国際出願番号）：特願平6-270307
公開番号（公開出願番号）：特開平8-111638
出願日： 1994年10月08日
公開日（公表日）： 1996年04月30日
要約：
【要約】 (修正有)【目的】 高耐圧高速回路と低耐圧回路とを1つのチップに搭載する。【構成】 インターフェイス回路は1つの半導体基板5に形成される。半導体基板5には入力端子IN、出力端子OUT、高耐圧高速入力回路1、レベルシフト回路2、インバータなどの論理回路からなる低耐圧出力回路3、コントロール回路4及びコントロール端子INc が形成されている。この低耐圧出力回路3はコントロール端子INc に接続されたコントロール回路4によって信号同期などのコントロールがなされる。入力端子INは高耐圧高速入力回路1に接続され、高耐圧高速入力回路1はレベルシフト回路2を介して低耐圧論理回路3に接続されている。高耐圧高速入力回路は低耐圧バイポーラトランジスタから構成されている。高耐圧回路は高速化された高耐圧高速回路であり、この部分に本来の低耐圧の高速論理回路を加える。
請求項（抜粋）：
半導体基板と、前記半導体基板に形成された高耐圧高速入力回路と、前記半導体基板に形成され、この高耐圧高速入力回路に接続された低耐圧出力回路とを有することを特徴とするインターフェイス集積回路装置。
IPC (3件)：
H03K 19/018
, H03K 17/10
, H03K 19/0175
H03K 19/092
, H03K 19/00 101 A
