特許
J-GLOBAL ID：200903069062019463
MOSトランジスタおよびその製造方法
発明者：
出願人/特許権者：
代理人 (1件)：
尾身 祐助
公報種別：公開公報
出願番号（国際出願番号）：特願平8-181809
公開番号（公開出願番号）：特開平10-027901
出願日： 1996年07月11日
公開日（公表日）： 1998年01月27日
要約：
【要約】【目的】 オン電流を大きくし、寄生容量を低減して高速動作を可能にする。特性ばらつきの抑制。【構成】 シリコン基板11上にウェル領域12を設け、素子分離領域13を形成して素子領域を画定する。素子領域に不純物をドープして低濃度ソース・ドレイン領域14を形成し、全面に絶縁膜15を堆積する。絶縁膜15にチャネル部を露出させる開口を形成しこの開口を介して不純物ドープを行ってチャネルドープ領域16を形成する。熱酸化してゲート酸化膜17を形成し、タングステンなどの導電体膜を形成した後、この導電体膜と絶縁膜15をパターニングしてゲート電極18を形成する。ゲート電極18をマスクに不純物ドープを行って、高濃度ソース・ドレイン領域19を形成する。
請求項（抜粋）：
シリコン基板上にゲート酸化膜を介してT字状のゲート電極が形成され、ゲート電極の庇部分とシリコン基板との間に不純物のドープされていない絶縁膜が形成され、前記ゲート電極の脚部分に整合されて低濃度ソース・ドレイン領域が形成され、前記ゲート電極の庇部に整合されて高濃度ソース・ドレイン領域が形成されていることを特徴とするMOSトランジスタ。
IPC (2件)：
FI (2件)：
H01L 29/78 301 G
, H01L 29/44 Z
