特許
J-GLOBAL ID：200903069065154531
半導体集積回路
発明者：
出願人/特許権者：
代理人 (1件)：
京本 直樹 (外2名)
公報種別：公開公報
出願番号（国際出願番号）：特願平4-015707
公開番号（公開出願番号）：特開平5-252731
出願日： 1992年01月31日
公開日（公表日）： 1993年09月28日
要約：
【要約】【目的】システムクロックに同期して容量ポンピング回路を駆動する基板電位発生回路において、システムクロックの波形歪やデューティ比の変化によるポンピング効率の低下を改善する。【構成】波形整形回路1によってシステムクロックSCLKを整形し、その出力信号Φ0 を分周回路21によって分周するとともに、その分周した出力を位相シフト回路22で複数の位相の異なる同期信号Φ1 〜Φn を生成し、それぞれの同期信号に対応する容量ポンピング回路31〜3nにより前記同期信号Φ1 〜Φnを整流して、その出力を共通接続することにより基板電位VB を合成するように構成する。
請求項（抜粋）：
同期信号をバッファ回路で増幅し、その出力端をポンピングコンデンサの一端に接続することによってポンピングコンデンサを駆動する第1の手段と、前記ポンピングコンデンサの他端を第1の電界効果トランジスタのゲートとソース又はドレインのいずれか一方と第2の電界効果トランジスタのドレイン又はソースのいずれか一方とを共通接続し、更に前記第1の電界効果トランジスタのドレイン又はソースのいずれか一方を接地線に接続するとともに、前記第2の電界効果トランジスタのゲートをソース又はドレインのいずれか一方に接続して所定の電位の出力端とする容量ポンピング回路から成る第2の手段とを有する電位発生回路備えるように構成した半導体集積回路において、前記第1の手段は、形整形した前記同期信号を分周回路で分周し、前記分周回路の出力を位相フト回路によって複数の同期信号を生成し、前記第2の手段は、前記複数の同期信号と対応する複数の容量ポンピング回路から成り、且つそれぞれの前記容量ポンピング回路出力を合成して電位出力となるように構成することを特徴とする半導体集積回路。
IPC (2件)：
前のページに戻る
