特許

J-GLOBAL ID：200903069069082896

デ-タ転送プロトコルエラ-を検出するための回路構成およびその方法

発明者： ブルース・エイ・レシャイ ,  デイナ・ホール
出願人/特許権者： クウォンタム・コーポレイション
代理人 (1件)： 深見 久郎 (外5名)
公報種別：公開公報
出願番号（国際出願番号）：特願平11-364995
公開番号（公開出願番号）：特開2000-215113
出願日： 1999年12月22日
公開日（公表日）： 2000年08月04日
要約：

【要約】【課題】 データバスを介する非同期データ転送中に起こるデータ転送プロトコルエラーを監視し検出するための回路を提供する。【解決手段】 この回路は予め定められたハンドシェイクプロトコルに従ったバス要求/肯定応答制御線(53,56)を監視する。データバス要求制御線(53)または肯定応答制御線(56)において定義されていないもしくは違法の論理状態が検出された場合、この回路はデータ送信エンティティにエラー値を与える。このエラー値を受取った結果、データ送信エンティティはデータバスを介してデータ伝送を再施行し得る。

請求項（抜粋）：

予め定められたハンドシェイクプロトコルに従って送信ユニットと受信ユニットとの間でデータバスを介して伝送されるデータ転送プロトコルエラーを検出するための回路構成であって、前記バスは要求線および肯定応答線を含み、前記要求線および肯定応答線上のハンドシェイクプロトコルは、11から、01、00、10、そして11へと戻る論理シーケンスを有し、前記回路構成は、肯定応答線において起こるエラー事象について要求線を監視するように接続された第1の検出回路と、第1の論理回路とを含み、前記第1の論理回路は、11から10への第1のエラーシーケンスを検出し、00から01への第2のエラーシーケンスを検出し、さらに第1のエラーシーケンスおよび第2のエラーシーケンスのうち1つが検出されるとエラー状況表示を出す、回路構成。