特許
J-GLOBAL ID：200903069080901050
半導体記憶装置
発明者：
,
,
,
出願人/特許権者：
代理人 (1件)：
宮井 暎夫
公報種別：公開公報
出願番号（国際出願番号）：特願平4-149626
公開番号（公開出願番号）：特開平5-342860
出願日： 1992年06月09日
公開日（公表日）： 1993年12月24日
要約：
【要約】【目的】 シリアルアクセスを行なっている途中でリセットがかかった時でも、誤ったデータを読み出すことなく、しかも高速アクセスを容易に実現する。【構成】 シリアルアクセスを行なう番地を順番に指定するアドレスポインタ143〜145と、メモリセルアレイ100と、メモリセルアレイに接続されるセンスアンプ列と、センスアンプ104〜115に読み出されたデータを保持する第1のデータラッチ137〜139及び第2のデータラッチ134〜136と、センスアンプから第1のデータラッチにデータを転送する第1の転送ゲート149〜151と、センスアンプから第2のデータラッチにデータを転送する第2の転送ゲート155〜157と、第2のデータラッチから第1のデータラッチにデータを転送する第3の転送ゲート158〜160と、第1のデータラッチからデータバスにデータを転送する第4の転送ゲート161〜163とを備えている。
請求項（抜粋）：
シリアルアクセスを行なう番地を順番に指定するアドレスポインタと、ダイナミック型メモリセルアレイと、前記ダイナミック型メモリセルアレイの列方向に接続されるセンスアンプ列と、前記センスアンプ列のセンスアンプに読み出されたデータを保持する第1および第2のデータラッチと、前記センスアンプから前記第1のデータラッチにデータを転送する第1の転送ゲートと、前記センスアンプから前記第2のデータラッチにデータを転送する第2の転送ゲートと、前記第2のデータラッチから前記第1のデータラッチにデータを転送する第3の転送ゲートと、前記アドレスポインタで選択され前記第1のデータラッチからデータバスにデータを転送する第4の転送ゲートとを備えた半導体記憶装置。
IPC (2件)：
FI (2件)：
G11C 11/34 371 H
, G11C 11/34 362 C
