特許
J-GLOBAL ID：200903069105654079
薄膜トランジスタ基板
発明者：
,
,
出願人/特許権者：
代理人 (1件)：
山本 秀策
公報種別：公開公報
出願番号（国際出願番号）：特願平3-347311
公開番号（公開出願番号）：特開平5-181157
出願日： 1991年12月27日
公開日（公表日）： 1993年07月23日
要約：
【要約】 (修正有)【目的】 薄膜トランジスタ基板において、測定や位置特定はもちろんのこと、完全な静電気保護対策をも確保できるようにする。【構成】 ショートリング11と、走査線としてのゲートバスライン6及び信号線としてのソースバスライン7との間に、デプレッション型MOSトランジスタが設けられている。このデプレッション型MOSトランジスタは、ゲートバスライン6(又はソースバスライン7)とショートリング11との間に配線したコントロールゲートバスライン12の上を覆って絶縁膜及びn+-Si層が形成され、このn+-Si層の一端側をゲートバスライン6(又はソースバスライン7)に接続し、他端側をショートリング11に接続した構造を有する。
請求項（抜粋）：
透明絶縁性基板上に複数の走査線と複数の信号線とが交差して形成され、走査線と信号線とで囲まれた領域に設けた絵素電極が、走査線と信号線との交差部近傍に形成された薄膜トランジスタにより駆動される薄膜トランジスタ基板において、該基板上の各走査線と各信号線における両端の外側に、走査線と信号線の全てから離隔してショートリングが形成され、該ショートリングと、走査線及び信号線の全ての両端との間にデプレッション型MOSトランジスタが形成された薄膜トランジスタ基板。
引用特許：
前のページに戻る
