特許

J-GLOBAL ID：200903069105775658

半導体装置

発明者： 伊藤 豊
出願人/特許権者： 株式会社日立製作所
代理人 (1件)： 徳若 光政
公報種別：公開公報
出願番号（国際出願番号）：特願2001-063741
公開番号（公開出願番号）：特開2002-269979
出願日： 2001年03月07日
公開日（公表日）： 2002年09月20日
要約：

【要約】【課題】 簡単な構成で高信頼で大記憶容量化を実現し、使い勝手のよい半導体装置を提供する。【解決手段】 第1及び第2電極を有する容量と、複数のワード線のうちの対応するワード線に接続された制御端子と上記第1電極及び複数のビット線のうちの対応するビット線との間に接続された電流経路とを有するスイッチ素子とを有するメモリセルの複数を1つの半導体基板上に含み、上記スイッチ素子の電流経路は、上記半導体基板に垂直な方向であり、かかるメモリセルと同一の構造からなるダミーセルを用い、その情報保持電圧をモニタして上記メモリセルのリフレッシュ周期を設定することにより、メモリセルのデータ保持時間に対応した周期でのリフレッシュ動作によって、簡単な構成で高信頼で大記憶容量化と使い勝手のよいメモリ回路を実現できる。

請求項（抜粋）：

複数のワード線と、複数のビット線と、第1及び第2電極を有する容量と、上記複数のワード線のうちの対応するワード線に接続された制御端子と上記第1電極及び上記複数のビット線のうちの対応するビット線との間に接続された電流経路とを有するスイッチ素子とを有するメモリセルの複数とを1つの半導体基板上に含む半導体装置であって、上記スイッチ素子の電流経路は、上記半導体基板に垂直な方向であり、上記メモリセルと同一の構造からなるダミーセルを用い、その情報保持電圧をモニタして、上記メモリセルのリフレッシュ周期を設定してなることをことを特徴とする半導体装置。

IPC (2件)：

G11C 11/406 ,  G11C 11/405

FI (2件)：

G11C 11/34 363 L ,  G11C 11/34 352 B

Fターム (21件)：

5M024AA58 ,  5M024AA90 ,  5M024BB22 ,  5M024BB39 ,  5M024CC02 ,  5M024CC18 ,  5M024CC39 ,  5M024CC40 ,  5M024CC53 ,  5M024CC74 ,  5M024DD89 ,  5M024EE05 ,  5M024EE24 ,  5M024EE25 ,  5M024HH20 ,  5M024JJ02 ,  5M024JJ03 ,  5M024LL01 ,  5M024PP03 ,  5M024PP05 ,  5M024PP07