特許

J-GLOBAL ID：200903069118831727

ディジタルチャージポンプ式PLL回路

発明者： 多田 弘行 ,  水野 真
出願人/特許権者： 日本電気株式会社 ,  日本電気トランスミッションエンジニアリング株式会社
代理人 (1件)： 岩佐 義幸
公報種別：公開公報
出願番号（国際出願番号）：特願平4-019735
公開番号（公開出願番号）：特開平5-218856
出願日： 1992年02月05日
公開日（公表日）： 1993年08月27日
要約：

【要約】【目的】 基準クロックが障害を起こしても、従属クロックの周波数が変動しないようにすることにある。【構成】 基準クロックに障害が発生すると、障害検出器8が障害を検出すると同時にアップダウンカウンタ5の出力値を、強制的に、VCO7の中心周波数に相当したディジタル値にセットする。そのディジタル値はD/Aコンバータ6によってアナログ値の電圧に変換され、その電圧はVCO7に入力され、VCO7の出力の周波数は中心周波数に固定される。

請求項（抜粋）：

入力する電圧によって出力する周波数を制御する電圧制御発振器(以下、「VCO」という。)と、第1分周器によって分周された基準クロックとVCOの出力を第2分周器及び第3分周器によって分周した信号との位相を比較し、信号間に位相差がある場合は、その差に比例した数の(+)のパルスあるいは(-)のパルスを出力する位相周波数比較器と、その(+)あるいは(-)のパルスの数をカウントし、そのカウント結果をディジタル値として出力するアップダウンカウンタと、そのディジタル値をアナログ値に変換するD/Aコンバータと、基準クロックの障害を検出し基準クロックの障害時にアップダウンカウンタの出力をVCOの中心周波数に相当するディジタル値にセットする障害検出回路とを設けたことを特徴とするディジタルチャージポンプ式PLL回路。

IPC (2件)：

H03L 7/089 ,  H03L 7/06

FI (2件)：

H03L 7/08 D ,  H03L 7/06 B

引用特許：

審査官引用 (2件)

• 特開昭62-277238
  
• 工具ホルダー
  公報種別：公開公報   出願番号：特願平3-309974   出願人：大昭和精機株式会社