半導体記憶装置

発明者：
出願人/特許権者：
代理人 (1件)：首藤宏平
公報種別：公開公報
出願番号（国際出願番号）：特願2007-104348
公開番号（公開出願番号）：特開2008-262632
出願日： 2007年04月11日
公開日（公表日）： 2008年10月30日
要約：

【課題】階層化されたメモリセルアレイを構成し、高い動作性能を確保しつつ高集積化可能な半導体記憶装置を提供する。【解決手段】本発明の半導体記憶装置は、ワード線WLと、複数のメモリセルMCからなるメモリセルアレイ10と、グローバルビット線GBLと、グローバルセンスアンプ11と、ローカルビット線LBLと、ローカルセンスアンプ12を備えている。メモリセルアレイ10はローカルビット線LBLの区分に対応して配置され、ローカルビット線LBLとグローバルビット線GBLが等ピッチで配置され、その2倍のピッチでグローバルセンスアンプ11及びローカルセンスアンプ12が配置されている。選択された前記メモリセルから各々のローカルビット線LBLに信号が読み出されると、ローカルセンスアンプ12で増幅された後、グローバルビット線GBLを経由してグローバルセンスアンプ11に伝送され、選択的に外部データ線に接続される。【選択図】図4

請求項（抜粋）：

複数のワード線と、前記複数のワード線と交差する複数のグローバルビット線と、各々の前記グローバルビット線に沿ってN本に区分され、前記複数のグローバルビット線と等しいピッチで配列された複数のローカルビット線と、前記複数のワード線と前記複数のローカルビット線の交点に形成された複数のメモリセルからなり、前記ローカルビット線の区分に対応して配置されたN個のメモリセルアレイと、選択された前記メモリセルから各々の前記ローカルビット線に読み出された信号を増幅し、前記グローバルビット線に出力する複数のローカルセンスアンプと、選択された前記メモリセルに対応する前記ローカルセンスアンプから各々の前記グローバルビット線を経由して伝送される信号を増幅し、選択的に外部データ線に接続する複数のグローバルセンスアンプと、を備えることを特徴とする半導体記憶装置。

IPC (2件)：

G11C 11/409 , G11C 11/419

FI (2件)：

G11C11/34 362B , G11C11/34 311

Fターム (16件)：

5B015HH01 , 5B015JJ31 , 5B015KA37 , 5B015KB23 , 5B015PP01 , 5B015PP02 , 5M024AA54 , 5M024AA63 , 5M024BB13 , 5M024BB14 , 5M024CC53 , 5M024CC75 , 5M024LL05 , 5M024PP01 , 5M024PP03 , 5M024PP07

引用特許：

出願人引用 (4件)

特許第3521979号公報
特許第3529534号公報
階層ビット線構造を用いたメモリ回路
公報種別：公表公報出願番号：特願平8-530268 出願人：マイクロン・テクノロジー・インコーポレーテッド

全件表示

審査官引用 (3件)

特開平4-153977
特開昭63-228496
特開昭64-076495

前のページに戻る