特許
J-GLOBAL ID：200903069128291682
半導体装置およびその製造方法
発明者：
出願人/特許権者：
代理人 (1件)：
尾身 祐助
公報種別：公開公報
出願番号（国際出願番号）：特願2001-286083
公開番号（公開出願番号）：特開2003-100775
出願日： 2001年09月20日
公開日（公表日）： 2003年04月04日
要約：
【要約】【課題】 半導体基板表面が、製造工程中および製造後に大気に曝されることがないようにして信頼性の高い半導体装置を提供する。ゲート電極の大部分が大気中に露出するようにして、ゲート電極に係る寄生容量を低減する。【解決手段】 半導体基板21の表面に、第1の開口を有する第1の絶縁体層22を形成した後、第2の絶縁体層23、第3の絶縁体層27を形成し、第1の開口の位置に第2の開口を有するフォトレジストパターン28Bを形成する(a)。次に、フォトレジストパターン28Bをマスクとして第3の絶縁層27をRIE法にて、第2の絶縁層23をMIE法にてエッチング除去してゲート開口を形成する(b)。次に、全面に金属層を堆積しこれをパターニングしてゲート電極24を形成する(c)。その後、第3の絶縁体層27をウエット法により除去する。
請求項（抜粋）：
半導体基板と、垂直方向に延びる柱状部と該柱状部上部から水平方向に突出する庇部とを有し底面が前記半導体基板の表面に接するゲート電極と、前記半導体基板の表面上に形成された電極形成部に開口を有する表面保護層と、前記ゲート電極を挟んで前記半導体基板の表面上に形成されたソース電極およびドレイン電極と、を有する半導体装置において、前記表面保護層は前記ゲート電極の柱状部の下部の側面でのみゲート電極と接して形成されていることを特徴とする半導体装置。
IPC (2件)：
H01L 21/338
, H01L 29/812
5F102GB01
, 5F102GC01
, 5F102GD01
, 5F102GJ05
, 5F102GR04
, 5F102GS01
, 5F102GS04
, 5F102GT03
, 5F102GT05
, 5F102GT06
, 5F102GV06
, 5F102GV07
, 5F102GV08
, 5F102HC15
, 5F102HC16
, 5F102HC17
, 5F102HC19
