特許
J-GLOBAL ID：200903069151496887
PLL回路
発明者：
出願人/特許権者：
代理人 (1件)：
佐藤 隆久
公報種別：公開公報
出願番号（国際出願番号）：特願平9-034661
公開番号（公開出願番号）：特開平10-233681
出願日： 1997年02月19日
公開日（公表日）： 1998年09月02日
要約：
【要約】【課題】リファレンスリークを低減でき、ロックアップ時間のスピードアップを図ることができるPLL回路を実現する。【解決手段】チャージポンプ電流を切り替え可能なPLL回路20において、チャージポンプ回路23の出力電流を制御するアップパルス信号S22aとダウンパルス信号22bとのパルス幅の差をパルス幅生成器27で識別し、PLL回路20がロックしないでこのパルス幅が大きい場合にはチャージポンプ回路の出力電流を大きくしてループフィルタ24への電荷変化を速く、PLL回路がロックして、このパルス幅の差が小さい場合には、チャージポンプ回路の出力電流を小さくするように構成する。これにより、PLL回路のロックアップタイムのスピードアップを図ることができ、また。ループフィルタへの外乱の影響が小さくなり、リファレンスリークを低減することができる。
請求項（抜粋）：
制御信号の入力レベルに応じた周波数で発振する発振手段と、基準信号と上記発振手段の発振信号との位相を比較し、比較結果に応じたパルス幅の第1のパルス信号および第2のパルス信号を出力する位相比較手段と、上記位相比較手段から出力された第1のパルス信号および第2のパルス信号を受けて、両パルス信号のパルス幅差を検出し、その差分に相当するパルス幅の第3のパルス信号を出力するパルス幅差生成手段と、上記パルス幅差生成手段のよる第3のパルス信号のパルス幅とあらかじめ設定したパルス幅とを比較し、比較結果に応じた検出信号を出力するパルス幅検出手段と、上記位相比較手段から出力された第1のパルス信号および第2のパルス信号を受けて、上記検出信号が第3のパルス信号のパルス幅が設定パルス幅以上である旨を示す場合には、両信号のパルス幅差に応じた期間、上記制御信号を第1のレベルで出力し、上記検出信号が第3のパルス信号のパルス幅が設定パルス幅以下である旨を示す場合には、両信号のパルス幅差に応じた期間、上記制御信号を第1のレベルより低い第2のレベルで出力するチャージポンプ手段とを有するPLL回路。
IPC (2件)：
FI (2件)：
H03L 7/08 E
, H03L 7/10 E
