特許

J-GLOBAL ID：200903069154459052

複合オペランドのパック演算機能を有するマイクロプロセッサ

発明者： ペレグ,アレキザンダー ,  ヤーリ,ヤーコブ ,  ミタル,ミリンド ,  メネマイアー,ラリー・エム ,  エイタン,ベニー
出願人/特許権者： インテル・コーポレーション
代理人 (1件)： 山川 政樹 (外5名)
公報種別：公表公報
出願番号（国際出願番号）：特願平8-519125
公開番号（公開出願番号）：特表平10-512070
出願日： 1995年12月01日
公開日（公表日）： 1998年11月17日
要約：

【要約】プロセッサが、第1のパックドデータを格納する第1のレジスタ(209)と、デコーダ(202)と、機能ユニット(203)とを備える。デコーダは、第1の制御信号と第2の制御信号を受け取る制御信号入力(207)を有する。第1の制御信号はパック演算を示し、第2の制御信号はアンパック演算を示す。機能ユニットはデコーダ(202)とレジスタ(209)に結合されている。機能ユニットは、第1のパックドデータを使用してパック演算とアンパック演算を行うほか、移動演算も行う。

請求項（抜粋）：

第1のパックドデータを格納する第1のレジスタと、 パック演算を示す第1の制御信号とアンパック演算を示す第2の制御信号とを受け取る制御信号入力と、 前記デコーダと前記第1のレジスタとに結合され、前記第1のパックドデータを使用して前記パック演算と前記アンパック演算を実行する機能ユニットとを備えるプロセッサ。