特許

J-GLOBAL ID：200903069227266401

半導体装置及びその製造方法

発明者： 鈴木 崇敏
出願人/特許権者： 日本電気株式会社
代理人 (1件)： 堀 城之
公報種別：公開公報
出願番号（国際出願番号）：特願平9-304931
公開番号（公開出願番号）：特開平11-121530
出願日： 1997年10月20日
公開日（公表日）： 1999年04月30日
要約：

【要約】【課題】 半導体素子をフェースダウン方式にて直接、配線基板へ搭載する際の搭載位置ずれを確実に防止もしくは有効に低減することができる半導体装置及びその製造方法を提供する。【解決手段】 配線基板5の導体配線8と半導体素子9の突起電極7とを合致させて、前記半導体素子9と前記配線基板8との間を、接着用絶縁性樹脂にて固着する構造を有する半導体装置において、前記半導体素子9の裏面の表面粗さを、平均粗さで0.4〜1.6μmに粗した。

請求項（抜粋）：

配線基板の導体配線と半導体素子の突起電極とを合致させて、前記半導体素子と前記配線基板との間を、接着用絶縁性樹脂にて固着する構造を有する半導体装置において、前記半導体素子の裏面の表面粗さを、平均粗さで0.4〜1.6μmに粗したことを特徴とする半導体装置。

IPC (2件)：

H01L 21/60 311 ,  H01L 21/60

FI (2件)：

H01L 21/60 311 S ,  H01L 21/60 311 T