特許

J-GLOBAL ID：200903069255409439

アナログ/デジタル変換器

発明者： ヨルク ハウプトマン ,  クリスティアン シュランツ
出願人/特許権者： インフィネオン テクノロジース アクチエンゲゼルシャフト
代理人 (1件)： 矢野 敏雄 (外4名)
公報種別：公表公報
出願番号（国際出願番号）：特願2000-587448
公開番号（公開出願番号）：特表2002-532937
出願日： 1999年12月08日
公開日（公表日）： 2002年10月02日
要約：

【要約】本発明は、複数の積分回路、1つの1ビットアナログ/デジタル変換器および1つの1ビットデジタル/アナログ変換器を有するアナログ/デジタル変換器に関する。複数の積分回路は直列接続されており、1ビットデジタル/アナログ変換器は、直列の最後の積分回路に後置接続されている。1ビットアナログ/デジタル変換器の出力信号は、1ビットデジタル/アナログ変換器に伝送され、1ビットデジタル/アナログ変換器の出力信号は、各アナログ積分回路の入力信号から減算される。複数の入力信号が、マルチプレクサを介して直列接続されたアナログ積分回路の第1のアナログ積分回路に伝送される。各アナログ積分回路は、複数の入力信号に相応する複数のキャパシタンスを有しており、この複数のキャパシタンスは、そのつどアナログ積分回路の出力側と入力側との間に接続可能である。1ビットデジタル/アナログ変換器の出力信号は、複数の入力信号の数に応じて遅延される。

請求項（抜粋）：

複数のアナログ積分回路(3,4)ならびに1ビットアナログ/デジタル変換器(1)および1ビットデジタル/アナログ変換器(5,6)を有するアナログ/デジタル変換器であって、 前記複数のアナログ積分回路(3,4)は直列接続されており、直列の最後のアナログ積分回路には、前記1ビットアナログ/デジタル変換器(1)が後置接続されており、 前記1ビットアナログ/デジタル変換器(1)の出力信号は、前記1ビットデジタル/アナログ変換器(5,6)に供給され、前記1ビットデジタル/アナログ変換器(5,6)の出力信号は、前記アナログ積分回路(3,4)のそれぞれの入力信号から減算され、 前記直列接続されたアナログ積分回路(3,4)の第1のアナログ積分回路(3)には、マルチプレクサ(MUX)を介して複数の入力信号(In0,In1,In2)が供給される形式のアナログ/デジタル変換器において、 前記アナログ積分回路(3,4)のそれぞれは、前記複数の入力信号(In0,In1,In2)の数に相応する複数のキャパシタンス(C1〜C3,C4〜C6)を有しており、 前記アナログ積分回路(3,4)のそれぞれにおいては、前記複数のキャパシタンスのうちのそれぞれ1つのキャパシタンスが、オペアンプ(OP1,OP2)の出力側と入力側との間で接続可能であり、 前記1ビットデジタル/アナログ変換器の出力信号は、前記複数の入力信号の数に応じて遅延される、ことを特徴とするアナログ/デジタル変換器。

Fターム (10件)：

5J064AA04 ,  5J064BA03 ,  5J064BC04 ,  5J064BC06 ,  5J064BC07 ,  5J064BC08 ,  5J064BC11 ,  5J064BC19 ,  5J064BC25 ,  5J064BD01