特許

J-GLOBAL ID：200903069276715904

半導体チツプ回路

発明者： ローランド・ビチエイド ,  フランク・デビツド・フエライオロ ,  ブルース・アラン・カウフマン ,  イリア・イオシフオビツチ・ノボフ ,  ステイーブン・エフ・オークランド ,  ケネス・ジエームズ・シヨー ,  レオン・スカーシンスキー
出願人/特許権者： インターナショナル・ビジネス・マシーンズ・コーポレイション
代理人 (1件)： 頓宮 孝一 (外2名)
公報種別：公開公報
出願番号（国際出願番号）：特願平4-237705
公開番号（公開出願番号）：特開平5-218820
出願日： 1992年08月13日
公開日（公表日）： 1993年08月27日
要約：

【要約】【目的】チツプにおいて発生するクロツク待ち時間を低減又は除去し、かつチツプ間のクロツクスキユーを低減する。【構成】プロセス独立型デイジタルクロツク信号タイミングネツトワーク10は入力クロツク信号とほぼ同相であり、かつ入力クロツク信号と1周期だけオフセツトしているチツプクロツク信号を発生する。このタイミングネツトワーク10はクロツク信号がチツプ上の予め定められた内部クロツク回路を通ることによつて生ずる遅延を決定し、この決定された遅延と同等の遅延量だけ内部クロツク回路を予めゲートすることにより、当該内部クロツク回路のチツプクロツク信号出力は半導体チツプの外部クロツク信号入力より1周期だけ遅くなる。

請求項（抜粋）：

1周期だけ入力クロツク信号より遅いチツプクロツク信号を予め定められた内部クロツク回路の出力端において発生する半導体チツプ回路において、クロツク信号が上記予め定められた内部クロツク回路を通ることによつて生ずる遅延を決定する遅延決定手段と、上記遅延決定手段に応答し、かつ上記入力クロツク信号を受けるように結合されて上記予め定められた内部クロツク回路内の遅延クロツク信号をトリガすることにより、上記チツプクロツク信号を内部クロツク回路の出力端において発生し、上記予め定められた内部クロツク回路内においてトリガされた上記遅延クロツク信号は、1クロツク周期から上記予め定められた内部クロツク回路を介して上記決定された遅延とほぼ等しい時間長を引いた分だけ上記入力クロツク信号とオフセツトすることにより、上記内部クロツク回路から発生された上記チツプクロツク信号出力は上記入力クロツク信号とほぼ同相となり、かつ少なくとも1周期だけ上記入力クロツク信号より遅くなり、これによつて上記半導体チツプ内部のクロツク待ち時間を低減するトリガ手段とを具えることを特徴とする半導体チツプ回路。

IPC (3件)：

H03K 5/00 ,  G06F 1/10 ,  H03K 5/135

引用特許：

審査官引用 (3件)

• 特開昭63-031212
  
• 特開昭64-067029
  
• 特開昭62-269410