特許

J-GLOBAL ID：200903069292542246

テストインタフェースを含む集積回路及びテストインタフェースを使用する方法

発明者： リー ディー ホェットセル
出願人/特許権者： テキサス インスツルメンツ インコーポレイテツド
代理人 (1件)： 浅村 皓 (外3名)
公報種別：公開公報
出願番号（国際出願番号）：特願平9-234942
公開番号（公開出願番号）：特開平10-115668
出願日： 1997年08月29日
公開日（公表日）： 1998年05月06日
要約：

【要約】【課題】 ICの全てのTAPが、外部テストバスから、単一の外部的にアクセス可能なTAPインタフェースを経て、制御され、またアクセスされうるアーキテクチャを提供する。【解決手段】 TAPリンキングモジュール(TLM)51は、複数のTAP(TAP1ないしTAP4)が、テストバス13から単一のTAPインタフェース20を経て制御され且つアクセスされうるようにする。TLM51は、リンク制御(LC2ないしLC4)信号により、TAP2ないしTAP4に結合せしめられる。TLM51には、IC内の1つより多くのTAPを一時に使用可能にするデータをロードでき、TLM51は、諸TAPを、TDI26のピンと、TDO27のピンとの間の、単一走査経路内におけるさまざまな配置で互いにリンクさせることを可能にするリンク制御を、諸TAPへ出力する。

請求項（抜粋）：

データ転送動作を行うレジスタと、テストバスと、複数のターゲット回路と、前記テストバスと、前記それぞれのターゲット回路との間に結合された複数のテストインタフェースであって、それぞれの該テストインタフェースが、データ転送動作を行う前記レジスタを選択するレジスタ選択出力を有する、前記複数のテストインタフェースと、を含む、集積回路。

IPC (2件)：

G01R 31/28 ,  G06F 11/22 360

FI (3件)：

G01R 31/28 V ,  G06F 11/22 360 P ,  G01R 31/28 G