特許
J-GLOBAL ID:200903069305340389
半導体装置の製造方法および半導体装置の界面安定化処理装置
発明者:
,
,
,
,
,
,
出願人/特許権者:
,
代理人 (7件):
志賀 正武
, 高橋 詔男
, 渡邊 隆
, 青山 正和
, 鈴木 三義
, 西 和哉
, 村山 靖彦
公報種別:公開公報
出願番号(国際出願番号):特願2003-111826
公開番号(公開出願番号):特開2004-319771
出願日: 2003年04月16日
公開日(公表日): 2004年11月11日
要約:
【課題】極薄膜ゲート絶縁膜を有する最先端の半導体装置を製造する場合でも、従来の方法よりも半導体装置の電気的特性を向上させられるとともに、安定化処理の処理時間の短縮、ガスの利用効率の向上、さらには、処理温度の低温化など、高効率な安定化処理方法を達成しうる半導体装置の製造方法および界面安定化処理装置を提供する。【解決手段】シリコン半導体基板を備えた基体にゲート絶縁膜とゲート電極とが形成されたシリコン半導体装置に対して、水素ラジカルおよび/または重水素ラジカルを含有するガスを接触させることにより、ゲート絶縁膜と基体の界面と、ゲート絶縁膜とゲート電極の界面の少なくとも一方における原子配列あるいは原子結合状態を安定化する安定化処理工程を有することを特徴とする半導体装置の製造方法である。【選択図】 なし
請求項(抜粋):
シリコン半導体基板を備えた基体にゲート絶縁膜とゲート電極とが形成されたシリコン半導体装置に対して、水素ラジカルおよび/または重水素ラジカルを含有するガスを接触させることにより、ゲート絶縁膜と基体の界面と、ゲート絶縁膜とゲート電極の界面の少なくとも一方における原子配列あるいは原子結合状態を安定化する安定化処理工程を有することを特徴とする半導体装置の製造方法。
IPC (1件):
FI (1件):
Fターム (13件):
5F140AA00
, 5F140AA01
, 5F140AA02
, 5F140AA23
, 5F140AA39
, 5F140BD01
, 5F140BD05
, 5F140BD07
, 5F140BD11
, 5F140BE17
, 5F140BG08
, 5F140BG41
, 5F140BK19
前のページに戻る