特許
J-GLOBAL ID：200903069307587489
EPROM
発明者：
,
出願人/特許権者：
代理人 (1件)：
宮園 純一
公報種別：公開公報
出願番号（国際出願番号）：特願平3-298026
公開番号（公開出願番号）：特開平5-110108
出願日： 1991年10月18日
公開日（公表日）： 1993年04月30日
要約：
【要約】【目的】 コントロールゲートの読み出し電圧をOVにすることを可能にすることにより、低電圧動作可能なEPROMを得る。【構成】 フローティングゲート2に電荷が蓄積されていないとき(消去状態時)はチャネルドープによるN領域7によってデプレッション形のメモリトランジスタとなり、フローティングゲート2に電荷が蓄積されたとき(書き込み状態時)はエンハンス形のメモリトランジスタとなる。したがってコントロールゲート1の読み出し電圧をOVにすることができる。
請求項（抜粋）：
1つのメモリセルを構成する要素として、半導体基板上に所定間隔を置いて形成されたメモリトランジスタのソース領域、メモリトランジスタのドレイン及びセレクトトランジスタのソースを兼ねた領域、セレクトトランジスタのドレイン領域を有し、上記ソース領域と上記ソースを兼ねた領域との間にチャネルドープ領域を設け、このチャネルドープ領域の上方にそれぞれ間隔を置いてフローティングゲートとコントロールゲートを配置し、上記ソースを兼ねた領域と上記ドレイン領域の間の領域の上方に間隔を置いてセレクトゲートを配置したことを特徴とするEPROM。
IPC (2件)：
H01L 29/788
, H01L 29/792
