特許

J-GLOBAL ID：200903069398682055

可変容量キャパシタ

発明者： サンチェス,ジャン-ルイ ,  ロー,ジャン-ピエール ,  ハキム,ヘディ ,  オースチン パトリック ,  ジャラード,ジャン ,  ブレル,マリー
出願人/特許権者： セントレ・ナショナル・デ・ラ・レシェルシェ・サイエンティフィーク
代理人 (1件)： 河野 登夫 (外1名)
公報種別：公表公報
出願番号（国際出願番号）：特願2001-582846
公開番号（公開出願番号）：特表2003-535461
出願日： 2001年05月09日
公開日（公表日）： 2003年11月25日
要約：

【要約】【解決手段】 本発明は、N型半導体基板(1)内に形成される窪み部(6)により分けられる隆起したゾーン(5)の周期的な構造を備える可変容量キャパシタに関する。隆起ゾーンの壁部及び窪み部の下部は導電層(9、10)で被覆されている。基板は、キャパシタの第1端子(A)に連結され、導電層はキャパシタの第2端子(B)に連結される。少なくとも窪み部の下部又は隆起ゾーンの側面はP型領域(8)を備え、前記端末間の電圧差が所定閾値を超えるときにP型領域に連接する空間電荷ゾーンが接合されるように、隆起部分のピッチが選択される。P型領域を備えていないゾーンは絶縁材で被覆され、高濃度にドーピングされたN領域(10)が絶縁材の下に形成される。

請求項（抜粋）：

第1ドーピング型の半導体基板(1)内に形成される複数の窪み部(6)により分けられるリリーフ内領域(5)の周期的な構造を備え、リリーフ内領域の壁及び窪み部の下部が導電層(9、10)で被覆されており、基板がキャパシタの第1端子(A)に連結され、導電層がキャパシタの第2端子(B)に連結されており、少なくとも窪み部の下部又はリリーフ内領域の側面に、第2ドーピング型の領域(8)を備え、リリーフ内部分のピッチは、前記端子間の電圧差が所定の閾値を超えると、第2ドーピング型の領域に連接する空間電荷領域が接合するように選択されており、第2ドーピング型の領域を含まない領域が、絶縁体(7、20、30)で被覆されること、及び基板の導電型の高濃度ドーピングされた領域(11)が絶縁体の下に形成されることを特徴とする可変容量キャパシタ。

引用特許：

出願人引用 (5件)

• モノリシック電圧可変コンデンサ及びその製造方法
  公報種別：公開公報   出願番号：特願平8-211309   出願人：ヒューレット・パッカード・カンパニー
• 特開昭58-016577
  
• 特開昭49-057779
  
• 特開昭59-033884
  
• 特開昭56-090566