半導体装置の製造方法

発明者：
出願人/特許権者：
代理人 (1件)：寒川誠一
公報種別：公開公報
出願番号（国際出願番号）：特願平4-210242
公開番号（公開出願番号）：特開平6-061354
出願日： 1992年08月06日
公開日（公表日）： 1994年03月04日
要約：

【要約】【目的】半導体装置の製造方法、特に、多層配線の製造方法に関し、コンタクトホールとこのコンタクトホールを埋めて形成される配線との間の位置ずれをなくして、配線の微細化を可能にする多層配線の製造方法を提供することを目的とする。【構成】下層導電体層1上に絶縁層2を形成し、絶縁層2上にレジスト膜3を形成してパターニングして、コンタクトホール形成領域4とコンタクトホール形成領域4の短辺の長さより小さい幅を有する上層配線形成領域5とからレジスト膜3を除去し、レジスト膜3をマスクとして絶縁層2をパターニングして、下層導電体層1に達するコンタクトホール41と、コンタクトホール41の深さより浅い上層配線形成用溝51とを形成し、上層配線形成用溝51とコンタクトホール41とを埋めて絶縁層2上に金属層6を形成し、この金属層6をエッチバッグして上層配線61を形成する。

請求項（抜粋）：

下層導電体層(1)上に絶縁層(2)を形成し、該絶縁層(2)上にレジスト膜(3)を形成し、該レジスト膜(3)をパターニングして、コンタクトホール形成領域(4)と該コンタクトホール形成領域(4)の短辺の長さより小さい幅を有する上層配線形成領域(5)とから前記レジスト膜(3)を除去し、該パターニングされたレジスト膜(3)をマスクとして前記絶縁層(2)をパターニングして、該絶縁層(2)に前記下層導電体層(1)に達するコンタクトホール(41)と、該コンタクトホール(41)の深さより浅い上層配線形成用溝(51)とを形成し、該上層配線形成用溝(51)と前記コンタクトホール(41)とを埋めて前記絶縁層(2)上に金属層(6)を形成し、該金属層(6)をエッチバッグして前記コンタクトホール(41)と前記上層配線形成用溝(51)とに残留し、前記コンタクトホール(41)を介して前記下層導電体層(1)と接する上層配線(61)を形成する工程を有することを特徴とする半導体装置の製造方法。

前のページに戻る