特許
J-GLOBAL ID：200903069422297788
半導体装置及びその製造方法、回路基板並びに電子機器
発明者：
出願人/特許権者：
代理人 (3件)：
井上 一
, 布施 行夫
, 大渕 美千栄
公報種別：公開公報
出願番号（国際出願番号）：特願2003-184576
公開番号（公開出願番号）：特開2005-019817
出願日： 2003年06月27日
公開日（公表日）： 2005年01月20日
要約：
【課題】本発明の目的は、電気的な接続を図る部分の被覆を省略することができる半導体装置を提供することにある。【解決手段】集積回路12及び複数の電極14が形成されてなる半導体チップ10を、基板20に、電極14が基板20に対向するように取り付ける。基板20の、半導体チップ10とは反対側の面に、配線パターン30を形成する。配線パターン30を形成するときに、基板20には、それぞれの電極14に対応する領域内に貫通穴22が形成されている。配線パターン30を、貫通穴22を通して、電極14上から形成する。【選択図】 図4
請求項（抜粋）：
集積回路及び複数の電極が形成されてなる半導体チップを、基板に、前記電極が前記基板に対向するように取り付けること、及び、その後、
前記基板の、前記半導体チップとは反対側の面に、配線パターンを形成すること、
を含み、
前記配線パターンを形成するときに、前記基板には、それぞれの前記電極に対応する領域内に貫通穴が形成されており、
前記配線パターンを、前記貫通穴を通して、前記電極上から形成する半導体装置の製造方法。
IPC (2件)：
FI (2件)：
H01L21/60 321Z
, H01L23/12 501P
