特許
J-GLOBAL ID:200903069431124810

情報処理装置

発明者:
出願人/特許権者:
代理人 (1件): 作田 康夫
公報種別:公開公報
出願番号(国際出願番号):特願2001-125221
公開番号(公開出願番号):特開2002-318643
出願日: 2001年04月24日
公開日(公表日): 2002年10月31日
要約:
【要約】【課題】 本発明は、何らかの障害により動作を継続できない場合に、一過性の障害には自己復旧を行い、かつ重度障害に対してはハードウェアによる確実な電源遮断処理を行う情報処理装置を提供することを目的とする。【解決手段】 主電源より給電されるメインシステム2と、補助電源により動作するサブシステム3と、時定数の異なる第一及び第二のウォッチドッグタイマ(30a、30bと、第一のウォッチドッグタイマ満了時にサブシステムのリセットを行うリセット発生手段と、第二のウォッチドッグタイマ満了時に電源停止をおこなう主電源制御手段と、第一及び第二のウォッチドッグタイマをクリアするサブシステムのソフトウェアルーチンを備えた情報処理装置。
請求項(抜粋):
主電源と、主電源から給電されるメインシステムと、補助電源と、補助電源により給電されるサブシステムとを有する情報処理装置において、前記サブシステムは、クロックを出力するクロック発生手段と、前記クロックにより第一の時定数と第二の時定数を計測する計測し、前記第一の時定数到達時に前記サブシステムのリセットを指示し、善意第二の時定数到達時に前記主電源の遮断を指示する計測手段を有することを特徴とする情報処理装置。
IPC (2件):
G06F 1/30 ,  G06F 1/24
FI (2件):
G06F 1/00 341 Q ,  G06F 1/00 350 B
Fターム (13件):
5B011GG02 ,  5B011HH04 ,  5B011HH08 ,  5B011JA07 ,  5B011JA14 ,  5B011JA24 ,  5B011KK01 ,  5B011KK02 ,  5B054AA08 ,  5B054BB05 ,  5B054BB13 ,  5B054DD11 ,  5B054DD25

前のページに戻る