特許

J-GLOBAL ID：200903069449350796

半導体装置の製造方法

発明者： 竹原 大輔 ,  佐藤 雅幸
出願人/特許権者： シャープ株式会社
代理人 (1件)： 梅田 勝
公報種別：公開公報
出願番号（国際出願番号）：特願平4-002006
公開番号（公開出願番号）：特開平5-190485
出願日： 1992年01月09日
公開日（公表日）： 1993年07月30日
要約：

【要約】【構成】 シリコン基板1にP型拡散層2及びN型拡散層3を形成し、層間絶縁膜4を堆積した後、RIE法を用いて、コンタクトホール5を形成する。この時、拡散層2,3に生じる欠陥層6を酸素プラズマからの酸素ラジカルによる低温酸化を行い、シリコン酸化膜7を形成する。次に、フッ酸を用いたウェットエッチングにより、シリコン酸化膜7を除去する。【効果】 欠陥層6除去後の拡散層の掘れ量が減少し、半導体装置の信頼性が向上し、また、高歩留まりでの生産が可能となる。

請求項（抜粋）：

コンタクトホール形成の際、エッチングにより半導体基板に生じる欠陥層を除去する工程を有する半導体装置の製造方法において、コンタクトホール形成後、上記欠陥層を酸素プラズマからの酸素ラジカルによる低温酸化により、酸化する工程と、該工程において形成された酸化膜をフッ酸を用いたウェットエッチングにより除去する工程と、を有することを特徴とする半導体装置の製造方法。

IPC (4件)：

H01L 21/28 ,  H01L 21/302 ,  H01L 21/306 ,  H01L 21/316

引用特許：

審査官引用 (2件)

• 特開昭58-182821
  
• 特開昭62-252134