特許

J-GLOBAL ID：200903069457148297

高精細平面型表示装置の駆動回路

発明者： 土田 進 ,  長津 良英
出願人/特許権者： ソニー株式会社
代理人 (1件)： 松隈 秀盛
公報種別：公開公報
出願番号（国際出願番号）：特願平11-200804
公開番号（公開出願番号）：特開2001-027886
出願日： 1999年07月14日
公開日（公表日）： 2001年01月30日
要約：

【要約】【課題】 映像信号データの1/2水平周期分を記憶し得る容量を有するそれぞれ単一の左側及び右側ラインメモリを使用して、2分割された左及び右半分側表示エリアを各別に駆動する左及び右映像信号データを生成することのできる高精細平面型表示装置の駆動回路を得る。【解決手段】 映像信号データの1水平周期分を、前半及び後半の1/2水平周期分にそれぞれ分割して、左側及び右側ラインメモリにそれぞれ書き込むと共に、前半の1/2水平周期分の左側ラインメモリへの書込みが終了した所定時点より、左側ラインメモリに記録された前半の1/2水平周期分と、右側ラインメモリに書き込まれる後半の1/2水平周期分とを、それぞれ書込み時の速度の1/2の速度、又は、それより僅かに低い速度で読出しを開始するように、左側及び右側ラインメモリを制御するメモリコントローラ45を有する。

請求項（抜粋）：

高精細平面型表示装置を左右2分割して各別に駆動する高精細平面型表示装置の駆動回路において、映像信号データの1/2水平周期分を記憶し得る容量を有するそれぞれ単一の時間軸伸長用の左側及び右側ラインメモリと、上記映像信号データに関連する水平同期信号に同期した書込み側クロックを発生する書込み側PLLと、上記水平同期信号に対し、(1/2)水平期間の位相差を有する疑似水平同期信号に同期し、上記書込み側クロックの周波数の1/2、又は、該書込み側クロックの周波数の1/2より僅かに低い周波数の読出し側クロックを発生する読出側し側PLLと、上記書込み側PLLよりの書込み側クロック及び上記読出し側PLLよりの読出し側クロックがそれぞれ供給され、上記映像信号データの1水平周期分を、前半及び後半の1/2水平周期分にそれぞれ分割して、上記左側及び右側ラインメモリにそれぞれ書き込むと共に、上記映像信号データの1水平周期分の前半の1/2水平周期分の上記左側ラインメモリへの書込みが終了した所定時点より、上記左側ラインメモリに記録された上記映像信号データの1水平周期分の前半の1/2水平周期分と、上記右側ラインメモリに書き込まれる上記映像信号データの1水平周期分の後半の1/2水平周期分とを、それぞれ書込み時の速度の1/2の速度、又は、該書込み時の速度の1/2の速度より僅かに低い速度で読出しを開始するように、上記左側及び右側ラインメモリを制御するメモリコントローラとを有することを特徴とする高精細平面型表示装置の駆動回路。

IPC (2件)：

G09G 3/20 621 ,  G09G 3/28

FI (2件)：

G09G 3/20 621 E ,  G09G 3/28 W

Fターム (13件)：

5C080AA05 ,  5C080AA10 ,  5C080BB06 ,  5C080CC03 ,  5C080DD07 ,  5C080EE29 ,  5C080FF12 ,  5C080GG08 ,  5C080GG12 ,  5C080JJ02 ,  5C080JJ03 ,  5C080JJ04 ,  5C080JJ06