特許

J-GLOBAL ID：200903069475144380

半導体集積回路

発明者： 塩田 哲義
出願人/特許権者： 富士通株式会社
代理人 (1件)： 平戸 哲夫
公報種別：公開公報
出願番号（国際出願番号）：特願平9-109979
公開番号（公開出願番号）：特開平10-303723
出願日： 1997年04月28日
公開日（公表日）： 1998年11月13日
要約：

【要約】【課題】電源電圧を供給する電源線間に縦積み接続された論理回路を備える半導体集積回路に関し、縦積みされた論理回路の接続点の電位の変動を抑制し、縦積みされた論理回路の正常動作を確保する。【解決手段】中間電位VAが1/2・VDD+|Vth10|=1.8[V]よりも高電圧になると、pMOSトランジスタ10をONとし、中間電位線5からpMOSトランジスタ10を介して接地線2に電流を流して中間電位VAを下降させ、中間電位VAが1/2・VDD-Vth9=1.2[V]よりも低電圧になると、nMOSトランジスタ9をONとし、VDD電源線1からnMOSトランジスタ9を介して中間電位線5に電流を流して中間電位VAを上昇させ、中間電位VAを1.2〜1.8[V]の間に維持させる。

請求項（抜粋）：

第1の電源電圧を供給する第1の電源線と前記第1の電源電圧よりも低電圧の第2の電源電圧を供給する第2の電源線との間に縦積み接続された第1、第2の論理回路を備える半導体集積回路において、前記第1、第2の論理回路の接続点の電位が一定の範囲に維持されるように、前記第1、第2の論理回路の接続点の電位を制御する中間電位制御手段を備えていることを特徴とする半導体集積回路。

IPC (3件)：

H03K 19/00 ,  H01L 27/04 ,  H01L 21/822

FI (2件)：

H03K 19/00 A ,  H01L 27/04 B