特許

J-GLOBAL ID：200903069478882241

不揮発性半導体記憶装置

発明者： 堅田 満孝 ,  鶴田 和弘 ,  加藤 彰
出願人/特許権者： 日本電装株式会社
代理人 (1件)： 恩田 博宣
公報種別：公開公報
出願番号（国際出願番号）：特願平4-310644
公開番号（公開出願番号）：特開平6-163921
出願日： 1992年11月19日
公開日（公表日）： 1994年06月10日
要約：

【要約】【目的】 微細化によって発生するショートチャネル効果を抑制できる不揮発性半導体記憶装置を提供することにある。【構成】 シリコン基板1上に絶縁膜2が形成され、その上に第1導電型の単結晶シリコン薄膜3が立設されている。その単結晶半導体薄膜3の中央部には単結晶半導体薄膜3の両側面及び上面に接するように帯状のゲート絶縁膜4が配置されている。ゲート絶縁膜4上には浮遊ゲート電極5が形成され、その浮遊ゲート電極5上に層間絶縁膜6が配置されている。さらに、層間絶縁膜6上には制御ゲート電極7が形成されている。又、単結晶半導体薄膜3において制御ゲート電極7に対して自己整合的に第2導電型のソース・ドレイン領域8,9が形成されている。

請求項（抜粋）：

基板上に第1導電型の単結晶半導体薄膜を立設し、その単結晶半導体薄膜における左右に同薄膜を露出した状態で当該薄膜の表面に沿うように第1絶縁膜を介して浮遊ゲート電極を形成し、その浮遊ゲート電極上に第2絶縁膜を介して制御ゲート電極を形成し、さらに、単結晶半導体薄膜において制御ゲート電極に対して自己整合的に第2導電型のソース・ドレイン領域を形成したことを特徴とした不揮発性半導体記憶装置。

IPC (3件)：

H01L 29/788 ,  H01L 29/792 ,  H01L 27/115

FI (2件)：

H01L 29/78 371 ,  H01L 27/10 434