特許

J-GLOBAL ID：200903069485274095

論理整合化装置

発明者： 和田 恭司
出願人/特許権者： 三菱電機株式会社
代理人 (1件)： 田澤 博昭 (外1名)
公報種別：公開公報
出願番号（国際出願番号）：特願2001-294569
公開番号（公開出願番号）：特開2003-099488
出願日： 2001年09月26日
公開日（公表日）： 2003年04月04日
要約：

【要約】【課題】 階層的な集積回路の各階層における要素を自動的に単純化し、無駄のない階層的ゲートレベルネットリストを作成する。【解決手段】 論理整合化装置は、集積回路の各階層を記述した階層的な回路情報を参照し、下位階層の出力端子が上位階層に接続されているか否かを判断する。そして、下位階層の出力端子が上位階層に接続されていないと判断した場合には、その出力端子を記述した情報部分を削除するとともに、その出力端子に接続されている下位階層の要素を記述した情報部分を削除して、集積回路に関するゲートレベルネットリストを作成する。

請求項（抜粋）：

集積回路の各階層を記述した階層的な回路情報を参照し、下位階層の出力端子が上位階層に接続されているか否かを判断する判断部と、上記判断部で上位階層に接続されていないと判断された下位階層の出力端子を記述した情報部分を削除するとともに、上記出力端子に接続されている下位階層の要素を記述した情報部分を削除して、上記集積回路に関するゲートレベルネットリストを作成する修正部とを備えた論理整合化装置。

IPC (3件)：

G06F 17/50 656 ,  G06F 17/50 654 ,  H01L 21/82

FI (3件)：

G06F 17/50 656 B ,  G06F 17/50 654 G ,  H01L 21/82 D

Fターム (6件)：

5B046AA08 ,  5B046BA03 ,  5F064AA03 ,  5F064BB03 ,  5F064BB05 ,  5F064HH08