特許

J-GLOBAL ID：200903069495512733

半導体装置及びその製造方法

発明者： 柴田 浩延
出願人/特許権者： 株式会社東芝
代理人 (1件)： 外川 英明
公報種別：公開公報
出願番号（国際出願番号）：特願平11-067626
公開番号（公開出願番号）：特開2000-269214
出願日： 1999年03月15日
公開日（公表日）： 2000年09月29日
要約：

【要約】【課題】半導体基板を破壊させずに良好に配線溝、ヴィアホールあるいはコンタクトホールなどの微細孔を埋め込むことができる銅を配線材料の主成分とした半導体装置及びその製造方法を提供すること。【解決手段】半導体基板1上に酸化膜2等の絶縁膜を形成し、所定の領域に配線溝3及び接続孔4を形成する。酸化膜2の表面上、配線溝3及び接続孔4の内壁にタンタル/タンタルナイトライドの積層膜からなるバリアメタル5を形成する。次に、銅に約10wt%程度の銀を含有させたターゲットを用いてロングスロースパッタ法により銅合金膜6を形成し、熱処理して配線溝3内及び接続孔4内を埋め込む。その後、CMP法により表面の余分な銅合金膜6及びバリアメタル5を除去し表面を平坦化する。

請求項（抜粋）：

半導体基板上に形成された絶縁膜と、この絶縁膜の所定の領域に形成された凹部と、この凹部内に充填され1B族あるいは2B族の元素が含有されている銅合金膜とを具備したことを特徴とする半導体装置。

IPC (2件)：

H01L 21/3205 ,  H01L 21/768

FI (5件)：

H01L 21/88 M ,  H01L 21/88 K ,  H01L 21/88 A ,  H01L 21/90 C ,  H01L 21/90 D

Fターム (20件)：

5F033HH12 ,  5F033JJ01 ,  5F033JJ12 ,  5F033KK01 ,  5F033LL00 ,  5F033MM02 ,  5F033MM12 ,  5F033MM13 ,  5F033NN06 ,  5F033NN07 ,  5F033PP15 ,  5F033QQ09 ,  5F033QQ21 ,  5F033QQ37 ,  5F033QQ48 ,  5F033QQ73 ,  5F033QQ75 ,  5F033QQ83 ,  5F033XX01 ,  5F033XX08