特許

J-GLOBAL ID：200903069502597537

DRAM搭載半導体集積回路装置

発明者： 高坂 広之
出願人/特許権者： 三菱電機株式会社
代理人 (1件)： 竹中 岑生
公報種別：公開公報
出願番号（国際出願番号）：特願2000-159763
公開番号（公開出願番号）：特開2001-344971
出願日： 2000年05月30日
公開日（公表日）： 2001年12月14日
要約：

【要約】【課題】 スタンバイ状態のときの消費電流を適切に抑制できるDRAM搭載半導体集積回路装置を得る。【解決手段】 通常動作時に必要な電流量を持つ第1の電流源13と、スタンバイ状態でのDRAMのリフレッシュに必要な電流量であって第1の電流源13よりも小さな電流量を持つ第2の電流源14と、スタンバイ状態でDRAMのリフレッシュをしていないときに必要な電流量であって第2の電流源14よりも小さな電流量を持つ第3の電流源15とを、それぞれ集積回路要素として備え、スタンバイ状態でDRAMのリフレッシュが必要なときは第2の電流源14を選択し、スタンバイ状態でDRAMのリフレッシュをしないときは第3の電流源5を選択するセレクタ16,17からなる選択手段を設けた。

請求項（抜粋）：

通常動作時に必要な電流量を持つ第1の電流源と、スタンバイ状態でのDRAMのリフレッシュに必要な電流量であって前記第1の電流源よりも小さな電流量を持つ第2の電流源と、スタンバイ状態でDRAMのリフレッシュをしていないときに必要な電流量であって前記第2の電流源よりも小さな電流量を持つ第3の電流源とを、それぞれ集積回路要素として備え、スタンバイ状態でDRAMのリフレッシュが必要なときは前記第2の電流源を選択し、スタンバイ状態でDRAMのリフレッシュをしないときは前記第3の電流源を選択する選択手段を設けたことを特徴とするDRAM搭載半導体集積回路装置。

IPC (3件)：

G11C 11/407 ,  G05F 1/56 310 ,  G11C 11/403

FI (3件)：

G05F 1/56 310 F ,  G11C 11/34 354 F ,  G11C 11/34 363 M

Fターム (14件)：

5B024AA01 ,  5B024BA27 ,  5B024BA29 ,  5B024CA07 ,  5H430BB01 ,  5H430BB05 ,  5H430BB09 ,  5H430BB11 ,  5H430EE06 ,  5H430FF01 ,  5H430FF13 ,  5H430GG01 ,  5H430HH03 ,  5H430HH05